5
产品文档
表21
列出了提供的DSP56724 / DSP56725设备的完整描述和要求来设计的文件
正确地与一部分。文档可从当地的飞思卡尔半导体公司（原摩托罗拉）总代理，
半导体销售办事处，文学配送中心，或通过互联网上的飞思卡尔DSP主页（源
最新的信息） 。
表21. DSP56724 / DSP56725文档
文件名称
DSP56300系列手册
描述
订单号
在56300 -系列架构的详细说明和24位DSP56300FM
核心处理器和指令集
DSP56724RM
DSP56724PB
DSP56725PB
DSP56724
存储器，外围设备和接口的DSP56724 / DSP56725参考手册详细描述
DSP56724产品简介
DSP56725产品简介
DSP56724 / DSP56725数据表
附图说明DSP56724装置的
附图说明DSP56725装置的
电气和时序规范;引脚和封装描述
（本文档）
6
修订历史
表22.修订历史记录
调整
1
日期
12/2008
描述
修改后的值和删除行
表4
“ DC电气特性”。
删除了“ IO_VDD_25 ”从
图4中，
“防止大电流条件下由应用
IO_VDD CORE_VDD之前。 “
“在
表7
“复位，停止，模式选择，并且中断时间， ” 15号， 10更改为
12 ，而对于第16号，变更为4 7 。
“在
表9
“串行主机接口SPI协议时序， ”更新后的值。
“在
表10
“石I2C协议时序， ”补充说明7 ，改变最大值为50号
到1000和300 ;此外，更新后的值，注意事项1 。
“在
表11
“增强型串行音频接口时序， ” 82号改为19 15 ;为
83号改为20 15 ; 86号改为18至25 ;针对第87号，改为21到25 。
删除了第1.2.5节“定时器计时。 ”
“在
表16
“ EMC时序参数（EMC PLL启用; LCRR [ CLKDIV ] = 2 ） ， ”为
“ LSYNC_IN （除LGTA / LUPWAIT ） ， ”改变为2 3 。
“在
表17
“ EMC时序参数（EMC PLL旁路; LRCC [ CLKDIV ] = 4 ） ， ”为
“ LCLK输出高阻抗LAD [ 23 ： 0 ] ， ”改成9 8.1 。
“在
表18
“ EMC时序参数（EMC PLL旁路; LRCC [ CLKDIV ] = 8 ） ， ”为
LCLK为LAD输出高阻抗[ 23 ： 0 ] ， “改成19至17.1
“在
表19
“订购信息，补充说：”行了DSPB56724CAG和
DSPB56725CAF ，并改变“ DSPA56724AG ”到“ DSPB56724AG 。 ”
首次公开发行。
表22
总结修改这个文件。
0
6/2008
SYMPHONY
DSP56724 / DSP56725多核音频处理器，修订版1
飞思卡尔半导体公司
45
