CY14E256LA
设备操作
该CY14E256LA的nvSRAM是由两个功能
部件配对在相同的物理单元中。他们是一个SRAM
存储器单元和一个非易失性QuantumTrap细胞。该SRAM
存储单元作为一个标准的快速静态RAM 。在数据
SRAM被转移至非易失性的细胞（对STORE
操作） ，或从非易失性细胞到SRAM （该RECALL
操作）。使用这种独特的架构，所有的细胞都存储和
回忆并行。在STORE和RECALL操作，
SRAM读取和写入操作被禁止。该
CY14E256LA支持无限读取和写入操作类似于
典型的SRAM 。此外，它还提供了无限的RECALL操作
从非易失性单元和高达百万STORE操作。
参阅
真值表的SRAM操作
对于第15页
读写模式，完整的描述。
如果没有足够的充电操作来完成存储。这
可能会损坏存储的nvSRAM中的数据。
图2
示出了存储电容器的正确连接
(V
帽
）自动存储操作。请参阅
直流电气
特征
对于V的大小8页
帽
。上的电压
在V
帽
引脚被驱动到V
CC
通过在芯片上的调节器。一个地方
拉起WE持有上电时它处于非活动状态。这种拉涨是
唯一有效的，如果WE信号是在上电时三态。许多
MPU的三态上电时的控制。这必须得到验证
使用拉涨的时候。当的nvSRAM出来的
电源接通召回时，MPU必须处于活动状态或在WE保持无效
直到MPU脱离复位状态。
为了减少不必要的非易失性存储，自动存储和
五金店操作被忽略，除非至少有一个
自从最近商店的写操作已经发生或
RECALL周期。启动软件商店周期执行
不管写操作是否已经发生。该
HSB信号是由系统监控，如果一个自动存储到检测
周期正在进行中。
图2.自动存储模式
V
CC
SRAM读
该CY14E256LA执行一个读周期，当CE和OE是
低和WE和HSB是HIGH 。在针脚上指定的地址
A
0-14
确定哪个32,768数据的字节的每个都
访问。当由地址转换开始的读取，
的输出是有效的t的延迟之后
AA
（读周期1） 。如果读出的
通过CE或OE启动，则输出在t有效
ACE
或者在t
美国能源部
,
以较迟者为准（读周期2 ） 。该数据输出一再
响应处理中的T的变化
AA
无需访问时间
需要进行任何控制输入引脚的转换。这仍然
有效期至另一个地址变更，或直到CE或OE被带到
高，否则我们还是HSB变为低电平。
0.1uF
10kOhm
V
CC
SRAM写
写周期完成时， CE和WE低， HSB
为HIGH 。地址输入必须在进入之前稳定
写周期，必须保持稳定，直到CE或WE变为高电平时
该循环的结束。对通用I数据输入/输出引脚DQ
0–7
是
写入存储器，如果数据有效吨
SD
年底前
答：我们控制的写或CE控制写入结束前。
请OE高在整个写周期，以避免数据总线
争上常见的I / O线。如果OE保持低电平，内部
电路关闭输出缓冲器吨
HZWE
当我们变低。
WE
V
帽
V
帽
V
SS
自动存储操作
使用的一个CY14E256LA将数据存储到所述的nvSRAM
以下三种存储操作：五金店启动
通过HSB ;软件商店由一个地址序列激活;
自动存储在设备断电。所述自动存储操作是
QuantumTrap技术的独特的功能，并通过使
默认的CY14E256LA 。
在正常操作期间，该器件消耗的电流从V
CC
to
充电连接至V的电容器
帽
引脚。此存储
充电所使用的芯片来执行单个STORE操作。
如果在V的电压
CC
引脚低于V
开关
中，部分
自动断开V
帽
引脚从V
CC
。商店
启动与由V提供的功率运行
帽
电容。
记
如果电容器没有连接到V
帽
针，自动存储
必须使用指定的软序列被禁用
预防
自动存储
第6页。如果对自动存储是没有启用
电容上的V
帽
引脚时，设备会尝试的自动存储
硬件存储操作
该CY14E256LA提供了HSB引脚来控制和
确认存储操作。使用HSB引脚来
请求五金店周期。当HSB引脚驱动
低时， CY14E256LA有条件启动商店
吨后操作
延迟
。实际STORE周期只有开始，如果
写入SRAM自上次STORE已经发生或
RECALL周期。在HSB引脚还充当开漏驱动器
在内部驱动到低电平，表示处于忙碌状态时，
的存储（通过任何方式发起）正在进行中。
SRAM写操作正在进行中时， HSB驱动
低以任何方式给出时间（t
延迟
）前完成
启动存储操作。但是，任何的SRAM写
HSB要求后周期变低被禁止，直到HSB
返回高电平。的情况下的写锁存器未被设置， HSB不被驱动
LOW由CY14E256LA 。但是，任何SRAM的读写周期
被禁止，直到HSB返回HIGH由MPU或其他
外部源。
文件编号： 001-54952修订版* B
第4页
[+ ]反馈
