CY14B108L ， CY14B108N
图6. SRAM读周期2： CE和OE控制
[3, 10, 14]
地址
地址有效
t
ACE
t
AA
t
LZCE
OE
t
LZOE
t
DBE
BHE ， BLE
t
LZBE
数据输出
高阻抗
t
PU
待机
活跃
输出数据有效
t
PD
t
美国能源部
t
HZBE
t
HZOE
t
RC
t
HZCE
CE
I
CC
图7. SRAM写周期＃ 1 ：我们控制
[3, 13, 14, 15]
记
15. CE或我们必须>V
IH
在地址转换。
文件编号： 001-45523修订版* D
第11页共24
[+ ]反馈
