初步
CY14B101LA ， CY14B101NA
引脚配置
（续）
图3.引脚图 - 54引脚TSOP II
NC
[7]
NC
A
0
A
1
A
2
A
3
A
4
CE
DQ
0
DQ
1
DQ
2
DQ
3
V
CC
V
SS
DQ
4
DQ
5
DQ
6
DQ
7
WE
A
5
A
6
A
7
A
8
A
9
NC
NC
NC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
HSB
NC
[6]
[5]
NC
[4]
NC
A
15
OE
BHE
BLE
DQ
15
DQ
14
DQ
13
DQ
12
V
SS
V
CC
DQ
11
DQ
10
DQ
9
DQ
8
V
帽
A
14
A
13
A
12
A
11
A
10
NC
NC
NC
54 - TSOP II
(x16)
顶视图
(
不按比例）
表1.引脚定义
引脚名称
A
0
– A
16
A
0
– A
15
DQ
0
？ DQ
7
I / O类型
输入
描述
地址输入用于选择X8配置了131,072字节中的nvSRAM之一。
地址输入用于选择65,536字的的nvSRAM对于X16的配置之一。
双向数据I / O线为X8配置。
作为根据操作的输入或输出线路。
DQ
0
？ DQ
15
输入/输出
双向数据I / O的X16配置行。
用作输入或输出线视
操作。
WE
CE
OE
BHE
BLE
V
SS
V
CC
HSB
[8]
输入
输入
输入
输入
输入
地
动力
供应
写使能输入，低电平有效。
当芯片被使能和WE为低电平时，在I / O引脚的数据被写入
到特定的地址位置。
芯片使能输入，低电平有效。
当低，选择芯片。当HIGH ，取消选择的芯片。
输出使能，低电平有效。
该低电平有效OE输入使能时读取的数据输出缓冲器
周期。 I / O引脚为三态上拉高OE为高电平。
高字节使能，低电平有效。
控制DQ
15
- DQ
8
.
低字节使能，低电平有效。
控制DQ
7
- DQ
0
.
地面的装置。
必须连接到该系统的地面。
电源输入到该设备。
3.0V +20%, –10%
输入/输出
五金店忙（ HSB ） 。
当这种低输出表明五金店正在进行中。
当拉低外部芯片它发起的非易失性存储操作。内部弱上拉起来
电阻保持这个引脚为高电平，如果没有连接（连接可选）。每家门店操作后HSB是
驱动为高电平短的时间内与标准输出大电流。
动力
供应
自动存储电容。
供应电源的nvSRAM在断电时，从SRAM数据存储
非易失性元件。
V
帽
NC
无连接
无连接。
该管脚没有连接到模具上。
文件编号： 001-42879修订版* C
第24 3
[+ ]反馈
