CY14B101L
SRAM写周期
参数
柏
参数
t
WC
t
PWE
t
SCE
t
SD
t
HD
t
AW
t
SA
t
HA
t
HZWE [ 9,11 ]
t
LZWE [9]
ALT
t
AVAV
t
WLWH ，
t
WLEH
t
ELWH ，
t
ELEH
t
DVWH ，
t
DVEH
t
WHDX ，
t
EHDX
t
AVWH ，
t
AVEH
t
AVWL ，
t
AVEL
t
WHAX ，
t
EHAX
t
WLQZ
t
WHQX
描述
写周期时间
把脉冲宽度
芯片使能写操作的结束
数据建立到写结束
写入结束后数据保持
地址设置为写操作结束
地址设置到开始写
写入结束后地址保持
写使能到输出禁止
输出写入结束后主动
25纳秒
民
25
20
20
10
0
20
0
0
10
3
3
最大
35纳秒
民
35
25
25
12
0
25
0
0
13
3
最大
45纳秒
民
45
30
30
15
0
30
0
0
15
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
开关波形
图7. SRAM写周期1 ：我们控制
[11, 12]
t
WC
地址
t
SCE
CE
t
HA
t
AW
t
SA
WE
t
PWE
t
SD
t
HD
DATA IN
数据有效
t
HZWE
数据输出
以前的数据
高阻抗
t
LZWE
图8. SRAM写周期2 ： CE和OE控制
[11, 12]
t
WC
地址
CE
t
SA
t
AW
t
PWE
t
SCE
t
HA
WE
t
SD
DATA IN
数据有效
t
HD
数据输出
高阻抗
笔记
11.如果我们是低时， CE为低电平，输出保持在高阻抗状态。
12. CE或我们必须比V更大
IH
在地址转换。
文件编号： 001-06400修订版*
第10页18
[+ ]反馈
