CS2200-OTP
5.7
5.7.1
时钟输出稳定性考虑
输出开关
的CS2200 -OTP被设计成使得所述时钟布线的功能不导致的重配置的
上的任何一个有源输出（ CLK_OUT和/或AUX_OUT ）局部时钟周期。特别地，有利的或
禁止输出，改变REF_CLK和CLK_OUT ，与非盟之间的辅助输出源
开锁时的输出（或多个） tomatic禁用不会造成欠幅或局部时钟周期。
但以下情况例外/限制存在：
启用/禁用AUX_OUT时
AuxOutSrc [1 ：0]的
= 11 （解锁指标） 。
开关
AuxOutSrc [1 ：0]的
到或从图11（开锁指示器）
之间（过渡
AuxOutSrc [1 ：0]的
= [ 00,10 ]不会产生毛刺） 。
当任何这些异常发生时，在输出的局部时钟周期可以导致。
5.7.2
PLL解锁条件
某些更改时钟输入和模式的引脚会导致PLL失锁这将影响
存在对CLK_OUT的时钟信号。下面简单介绍一下哪些条件导致PLL去非
锁定：
任何变化的M1和M0引脚的状态会导致PLL暂时失去锁作为新
设置便会生效。
对M2的状态所做的更改，当
M2Config [2 ：0]的
全局参数设置为011 ，100， 101 ，
或110可导致PLL暂时失去锁作为新的设置便会生效。
在定时参考时钟REF_CLK任何间断。
5.8
所需的电源定序的编程器件
接通电源。所有的输入引脚，除了XTI / REF_CLK ，应在静态逻辑高或低状态，直到举行
ΔDC
电源？
说明书中的
第6页的“推荐工作条件”表
得到满足。
适用于输入时钟。
对CDK的编程装置，切换到M0，M1的状态，或者两者的引脚的至少3倍，以初始化
该设备。必须做到这一点后，电力供应稳定，预计正常工作之前。
注意：
不需要用于工厂编程的设备这一操作。
经过指定的PLL锁定时间
第7页
已通过，该器件将输出所需的时钟CON-
由M0 -M2引脚想通。
16
DS842F1
