CS2200-OTP
5.4
PLL时钟输出
PLL时钟输出引脚（ CLK_OUT ）提供的频率合成器的输出的缓冲版本。
驱动程序可以被设置为高阻抗与M 2针时的
M2Config [1 ：0]的
全局参数设置为
无论是000还是010。从PLL输出自动驱动一个低静态条件而PLL被非
锁定（当该时钟可以是不可靠的） 。这一功能可通过设置被禁用
ClkOutUnl
全球
参数，但是该状态CLK_OUT然后可以在解锁状态是不可靠的。
ClkOutUnl
PLL锁定/解锁
0
0
2 ： 1 MUX
1
M2引脚
M2Config [1 ：0]的
= 000, 010
0
PLL时钟输出
PLLCLKOUT
2 ： 1 MUX
PLL输出
1
PLL时钟输出引脚
（ CLK_OUT ）
图7. PLL时钟输出选项
引用控制
参数定义
ClkOutUnl .............................. “启用
PLL时钟上的解锁（ ClkOutUnl ） “第19页的输出
ClkOutDis .............................. “M2
第15页上的配置为输出禁用“
M2Config [ 2 ： 0 ] ........................ “M2
引脚配置（ M2Config [ 2 ： 0 ] ） “第19页
DS842F1
13
