2006年11月
修订版1.5
引脚配置
REF 1
CLKA1 2
CLKA2 3
GND 4
ASM5P2304A
8 FBK
7 V
DD
6 CLKB2
5 CLKB1
ASM5P2304A
引脚说明的ASM5P2304A
针＃
1
2
3
4
5
6
7
8
引脚名称
REF
1
CLKA1
2
CLKA2
2
GND
CLKB1
2
CLKB2
2
V
DD
FBK
描述
输入参考频率，可承受5V输入
缓冲时钟输出， A银行
缓冲时钟输出， A银行
地
缓冲时钟输出， B银行
缓冲时钟输出， B银行
3.3V电源
PLL反馈输入
注意事项：
1.弱上拉了下来。
对所有输出2.弱上拉了下来。
3.3V零延迟缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
3 14
