65
3
321
4
4
21
4321
4321
4321
4321
7654143 4
376 4
576
765412121321
12151
54351
376 4
765454321321
376 4
765414321321
14351
52151321
32151
765452121321
37654
765412121321
34324
576
765432
721
65
1
76543219876543214321
211
7214321
65
10
7654320987654321
21
721
65
76543219876543214321
220
3119876543214321
10
10
721
65
76542119876543214321
210
765
76543219876543214321
765
V
IH
-
7654309
565230987654321
7434121
543212187654321
54321
74321
54321
5
743212187654321
543212187654321
5654309
5654309
4321
7654309
565430987654321
7654309
5432121
54321
743212187654321
543212187654321
7654309
543212187654321
54321
t
R
1.
WE \\为高读周期。
2.设备被连续地选择。芯片使能和输出使能在他们举行
活动状态。
654321
654321
654321
654321
543210987654321
543210987654321
654321
4321
543210987654321
654321
432
4321
543210987654321
654321
1
543210987654321
654321
4321
4321
543210987654321
654321
543210987654321
543210987654321
654321
4321
t
CDR
注意事项：
AS5LC512K8
2.1版08/09
I / O DATA IN
& OUT
I / O DATA IN
& OUT
CE \\
地址
地址
V
CC
V
IL
-
CE \\
ICC
读周期1号
1, 2
（地址控制， CE \\ OE = \\ = V
IL
我们\\ = V
IH
)
以前的数据有效
奥斯汀半导体公司
低V
CC
数据保存波形
高-Z
读周期2号
（WE \\ = V
IH
)
t
OH
4.5V
数据保持方式
t
LZCE
t
ACE
t
PU
t
LZOE
6
t
AA
V
DR
＆ GT ; 2V
t
AOE
V
ALID
V
DR
t
RC
t
RC
奥斯汀半导体公司保留更改产品或规格，恕不另行通知。
4.5V
数据有效
数据有效
t
HZOE
t
HZCE
AS5LC512K8
t
PD
未定义
不在乎
SRAM
