ADS6149/ADS6129
ADS6148/ADS6128
www.ti.com
.....................................................................................................................................................
SLWS211B - 2008年7月 - 修订2008年10月
表8.引脚分配（ LVDS模式） - ADS6149 / 48和ADS6129 / 28
针
名字
AVDD
AGND
CLKP ， CLKM
INP ， INM
VCM
号
8, 18, 20,
22, 24, 26
9, 12, 14,
17, 19, 25
10, 11
15, 16
13
I / O
号
of
引脚
6
6
2
2
1
3.3 V模拟电源
模拟地
差分时钟输入
差分模拟输入
内部基准模式 - 共模电压输出。
IO
描述
I
I
I
I
外部基准模式 - 参考输入。强制该引脚上的电压设置内部
参考文献：
串行接口，复位输入。
RESET
30
I
1
当使用串行接口模式，用户必须初始化通过硬件内部寄存器
通过施加高向脉冲，此管脚上或通过使用软件复位选项RESET 。请参阅
串行接口
部分。
在并行接口模式，用户必须配合RESET引脚永久HIGH 。 （ SDATA和SEN
在这种模式下被用作并联引脚控制）
该引脚有一个内部100 kΩ的上拉下拉电阻。
串行接口的时钟输入。该引脚有一个内部100 kΩ的上拉下拉电阻。
此引脚用作串行接口数据输入时， RESET为低。它的功能是关闭电源控制引脚
当RESET引脚拉高。
SCLK
29
I
1
SDATA
28
I
1
SEE
表3
了解详细信息。
该引脚有一个内部100 kΩ的上拉下拉电阻。
此引脚用作串行接口使能输入，当RESET为低。
SEN
27
I
1
当RESET引脚拉高它作为输出时钟边缘控制。看
表4
有关详细
信息。
该引脚有一个内部100 kΩ上拉电阻到AVDD 。
输出缓冲器使能输入，高电平有效。该引脚有一个内部100 kΩ上拉电阻到AVDD 。
数据格式选择输入。该引脚设置数据格式（二进制补码或偏移二进制）和
LVDS / CMOS输出接口类型。
OE
DFS
7
6
I
I
1
1
SEE
表5
了解详细信息。
模式
(1)
CLKOUTP
CLKOUTM
D0_D1_P
D0_D1_M
D2_D3_P
D2_D3_M
D4_D5_P
D4_D5_M
D6_D7_P
D6_D7_M
D8_D9_P
D8_D9_M
D10_D11_P
D10_D11_M
D12_D13_P
D12_D13_M
OVR_SDOUT
3
SEE
图9
和
图10
23
5
4
I
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
内部或外部基准选择和低速模式控制。控制权。看
表6
有关详细
信息。
差分输出时钟，真
差分输出时钟，补体
差分输出数据D0和D1复用的，真
差分输出数据D0和D1多路复用，补体
差分输出数据D2和D3的复用的，真
差分输出数据D2和D3的复用时，补
差分输出数据D4和D5复用的，真
差分输出数据D4和D5复用，补体
差分输出数据D6和D7复用的，真
差分输出数据D6和D7复用，补体
差分输出数据D8和D9复用，真正的
差分输出数据D8和D9复用，补
差分输出数据D10和D11复用的，真
差分输出数据D10和D11复用，补体
差分输出数据D12和D13复用，真正的
差分输出数据D12和D13复用，补
这是一个CMOS输出与DRVDD电源来确定逻辑电平。它是超出范围的指标后功能
复位时，寄存器位<SERIAL READOUT> = 0的功能串行寄存器读出针时，寄存器位
<SERIAL READOUT> = 1 。
(1)
在下一代管脚兼容ADC系列模式将被转换为一个数字控制引脚为某些保留的功能。所以，在
选择内部或外部参考和低速功能将无法使用模式的支持。在系统板上使用
ADS61x9 / x8的， MODE引脚可以被路由到一个数字控制器。这将避免基板变形而迁移到下一代
ADC。
提交文档反馈
25
2008 ，德州仪器
产品文件夹链接（ S） ：
ADS6149 / ADS6129 ADS6148 / ADS6128
