位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第725页 > A54SX32A-1CQ208B > A54SX32A-1CQ208B PDF资料 > A54SX32A-1CQ208B PDF资料2第33页
HiRel它SX -A系列FPGA
表1-24
A54SX72A时序特性
（最坏情况下的军事条件V
CCA
= 2.25 V, V
CCI
= 3.0 V，T
J
= 125°C)
速度-1
参数
描述
分钟。
马克斯。
标准。速度
分钟。
马克斯。
单位
3.3 V PCI输出模块时序
1
t
DLH
t
DHL
t
ENZL
t
ENZH
t
ENLZ
t
ENHZ
d
TLH2
d
THL2
数据到垫低到高
数据到PAD高电平变为低电平
能到PAD ，Z为L
能到PAD ，Z与H
能到PAD ，L到Z
能到PAD ，H到Z
三角洲低到高
台达高到低
3.5
3.8
1.9
3.5
3.2
3.8
0.02
0.05
4.1
4.5
2.2
4.1
3.8
4.5
0.04
0.05
ns
ns
ns
ns
ns
ns
NS / PF
NS / PF
3.3 V LVTTL输出模块时序
3
t
DLH
t
DHL
t
ENZL
t
ENZH
t
ENLZ
t
ENHZ
d
TLH2
d
THL2
注意事项：
基于10 pF的负载和25 1.延迟
Ω
性。
2.要得到的压摆率，替代相应的delta值，负载电容，和V
CCI
值转换成下面的等式：
转换速率[V / ns的] = （ 0.1 * V
CCI
– 0.9*V
CCI ）
/ (C
负载
* d
T [ LH | HL | HLS ]
)
其中C
负载
是负载电容驱动用的I / O以pF
d
T [ LH | HL | HLS ]
是从NS / PF数据表最坏的情况下delta值。
3.延迟基于35 pF的负载。
数据到垫低到高
数据到PAD高电平变为低电平
能到PAD ，Z为L
能到PAD ，Z与H
能到PAD ，L到Z
能到PAD ，H到Z
三角洲低到高
台达高到低
5.1
4.5
2.9
5.1
3.7
4.5
0.02
0.05
5.9
5.3
3.4
5.9
4.4
5.3
0.04
0.05
ns
ns
ns
ns
ns
ns
NS / PF
NS / PF
v2.0
1-29
