位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第0页 > A500K050-BG208 > A500K050-BG208 PDF资料 > A500K050-BG208 PDF资料1第11页
美洲国家组织公关IC
5 0 0 K时F A M I升
选择- DR-
扫描
0
1
选择- IR-
扫描
1
0
图11 -
TAP控制器状态图
用户安全
MBE DD版M埃默里C 0 NF IG乌尔在IO NS
在的ProASIC 500K设备已读保护位，一旦
编程，锁从整个编程的内容
从外部读取。用户可以仅重新编程
设备使用的安全密钥。这是从保护它
回读和复制。由于编程的数据被存储
在非易失性闪存单元（这像非常小
电容） ，而不是在布线，物理
解构不能被用来攻击的数据。那
办法将通过配股进一步阻碍
在闪存单元，四个金属层之下（其
除去不可能不干扰来实现
充电浮栅上） 。这是最高的安全性
在行业中提供。欲了解更多信息，请参阅
非易失性闪存和反熔丝FPGA的设计安全性
白皮书以了解更多信息。
M B版D·埃德M E M或Y楼罗 PL的
在的ProASIC 500K系列中的嵌入式存储器提供
巨大的配置灵活性。而其它可编程
供应商通常使用单端口存储器，可以仅是
通过牺牲转化到双端口存储器的一半
存储器中，每个的ProASIC块被设计和优化为
双端口存储器（ 1读，写1 ） 。这提供了63K位
总内存为双端口和单端口使用情况的
A500K270设备。
每个存储器可以配置为FIFO或SRAM ，具有
独立选择的同步或异步读取
和写端口（表
3第12页） 。
多写端口
不被支持。其他特性包括
可编程标志以及校验和生成。
图12
和
图13第13页
显示框图
的基本的SRAM和FIFO模块。这些记忆
设计最高运行至133 MHz的操作时，
个别。每个块包含一个256字深9位
宽（ 1读，写1 ）内存。存储块可以是
并行组合，以形成较宽的存储器或堆叠，以
形成更深的记忆（图
14第14页） 。
这
提供最佳的位宽9 （ 1块） ， 18 ， 36 ，72 ，
和256 ， 512 ， 768 ，和1024最佳深度参考
宏库指南
了解更多信息。
嵌入式存储器位于对面的顶
设备（见
图1中第4页）
在256x9块。根据
根据该设备， 6至28块可用来支持一个
不同的内存配置。每个块可以是
程序作为一个独立的存储器或合并
（使用专用存储器布线资源），以形成较大的，
更复杂的记忆。
停产 - V3.0
11
