位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1308页 > A3P1000-1FG144M > A3P1000-1FG144M PDF资料 > A3P1000-1FG144M PDF资料1第11页
军队的ProASIC3 / EL器件系列简介
六个CCC块的输入是从FPGA核心或从几个输入中的一个可访问
位于具有专用的连接到CCC块的CCC 。
CCC认证模块具有以下主要特点：
宽广的输入频率范围（F
IN_CCC
） = 1.5兆赫到250兆赫
输出频率范围（F
OUT_CCC
） = 0.75兆赫到250兆赫
时钟偏移最小化2个可编程延时类型
时钟频率合成
内相移为0 °，90° ， 180°和270°。输出相移取决于输出
分频器的配置。
输出占空比= 50％ ±1.5 ％或更好的
低输出抖动：最坏的情况下< 2.5 ％ ×时钟周期的峰 - 峰值周期抖动时单
使用全球网络
最大采集时间为300微秒
卓越的耐输入周期抖动容许输入抖动高达1.5纳秒
四个阶段的精准; 40相邻阶段之间的最大偏差PS × 250兆赫/
f
OUT_CCC
其他CCC规格：
全局时钟
军队的ProASIC3 / EL器件有多个时钟域的广泛支持。此外
CCC认证和PLL支持如上所述，有一个综合的全局时钟分配
网络。
每一个通用的输入和输出端口可以访问九VersaNets ： 6片（主）和三个
象限全球网络。该VersaNets可由CCC或直接驱动从所选取的
通过多路复用器（多路复用器）的核心。该VersaNets可用于分发低偏移时钟信号或
高扇出网快速分发。
I / O的高级I / O标准
军队的ProASIC3 / EL系列FPGA具有灵活的I / O结构，支持各种
电压（ 1.5 V， 1.8 V ， 2.5 V和3.3 V ） 。此外，为支持军队1.2 VI / O操作
ProASIC3EL设备。军队的ProASIC3 / EL器件支持不同的I / O标准，包括单
端，差分和电压参考（军事ProASIC3EL ） 。在I / O的组织成
银行，具有两个，四个或八个（军事ProASIC3EL只）银行每个设备。的结构
这些银行决定所支持的I / O标准。军事ProASIC3EL ，每个I / O组是
分为V
REF
minibanks ，用于由电压参考I / O操作。 V
REF
minibanks包含
8 18个I / O 。所有的I / O中的一个给定的minibank共享一个普通V
REF
线。因此，如果任何的I / O中的一个
鉴于V
REF
minibank配置为V
REF
销，其余的I / O在于minibank就能
使用该参考电压。
每个I / O模块包含多个输入，输出和使能寄存器。这些寄存器允许
执行以下操作：
单倍数据速率应用（例如，PCI 66MHz的，双向的SSTL 2和3中， I类和II）
双数据速率应用（例如， DDR LVDS ，B LVDS和M-LVDS I / O进行点至点
通信和DDR 200采用双向HSTL II类兆赫SRAM ） 。
军事ProASIC3EL银行支持LVPECL ， LVDS ，B - LVDS ，以及M- LVDS 。 B- LVDS以及M- LVDS可以
支持多达20个负载。
产品型号和版本日期
型号51700106-001-0
修订后的2008年8月
v1.0
1-7
