AD9231
该AD9231是摆在掉电模式下无论是由SPI
端口或通过触发PDWN引脚为高电平。在此状态下，ADC
典型功耗为2.2 mW的。在掉电期间，输出
驱动器置于高阻抗状态。断言
PDWN引脚为低电平返回AD9231到其正常运行
模式。注意， PDWN被引用到数字输出
驱动器电源（ DRVDD ） ，不应超过供应
电压。
在掉电模式下的低功耗是实现
关闭基准电压，基准电压缓冲器，偏置网络，
和时钟。进入加电时，内部电容放电
关断模式，然后必须在恢复正常充电
操作。其结果是，唤醒时间与所花的时间
在关断模式下，短掉电周期导致
按比例较短的唤醒时间。
当使用SPI端口接口，用户可以将ADC的
在掉电模式或待机模式。待机模式可
用户可以保持内部基准电压电路供电时，
更快的唤醒时间是必需的。请参阅存储器映射部分
了解更多详情。
至于详细的AN- 877应用笔记，
接口到高
通过SPI与高速ADC ，
的数据格式可以被选择用于抵消
二进制，二进制补码或格雷码通过SPI控制的时候。
表11. SCLK / DFS模式选择（外部引脚模式）
电压引脚
AGND
DRVDD
SCLK / DFS
偏移二进制码（默认）
二进制补码
SDIO / DCS
DCS禁用（默认）
DCS启用
数字输出使能功能（ OEB ）
在AD9231具有数字一个灵活的三态功能
输出管脚。三态模式通过OEB引脚启用
或通过SPI接口。如果OEB引脚为低电平时，输出
数据驱动器和DCO的启用。如果OEB引脚为高电平时，
输出数据驱动器和DCO的被放置在高阻抗
状态。 OEB功能不适用于快速访问
数据总线。注意， OEB被引用到数字输出
驱动器电源（ DRVDD ） ，不应超过供应
电压。
当使用SPI接口时，数据输出和DCO
每个通道可以独立地是三态通过使用
寄存器0x14的输出禁止（ OEB ）位（第4位） 。
数字输出
的AD9231输出驱动器可以被配置为与对接
1.8 V至3.3 V CMOS逻辑系列。输出数据也可以是
多路复用到一个单一的输出总线，以减少总数量
走线需要。
CMOS输出驱动器应能够提供足够的输出
电流来驱动各种逻辑电路。然而，大
驱动电流往往会引起对供应电流毛刺
及可能影响转换器的性能。
要求ADC应用来驱动较大的容性负载
或较大扇出可能需要外部缓冲器或锁存器。
输出数据格式可以被选择为任一偏移二进制
或操作时，二进制补码通过设置SCLK / DFS引脚
在外部引脚模式（参见表11）。
定时
该AD9231提供锁存数据的流水线延迟
9个时钟周期。数据输出可用一个传播
延迟（T
PD
）后，在时钟信号的上升沿。
最小化的输出数据线和负载放置的长度
对他们减少AD9231内的瞬时现象。这些
瞬态可以降低转换器的动态性能。
在AD9231的典型最低转换速率为3 MSPS 。在
低于3 MSPS时钟速率，动态性能会降低。
数据时钟输出（ DCO ）
的AD9231提供两个数据时钟输出（DCO ）的信号
用于采集数据在外部寄存器。该CMOS
数据输出在DCO的上升沿有效，除非所述DCO
时钟极性已通过SPI改变。参见图2和
图3为一个图解的时序说明。
表12.输出数据格式
输入电压（V ）
VIN + - VIN-
VIN + - VIN-
VIN + - VIN-
VIN + - VIN-
VIN + - VIN-
条件（ V）
< -VREF - 0.5 LSB
= -VREF
=0
= VREF + - 1.0 LSB
> + VREF - 0.5 LSB
偏移二进制输出模式
0000 0000 0000
0000 0000 0000
1000 0000 0000
1111 1111 1111
1111 1111 1111
二进制补码模式
1000 0000 0000
1000 0000 0000
0000 0000 0000
0111 1111 1111
0111 1111 1111
OR
1
0
0
0
1
第0版|第26页36
