SLLS536 - 2002年8月
DLKPC192S
10 Gbps以太网LAN物理编码子层（ PCS ）
与SSTL接口XGMII
XGMII接收数据总线时序
接收机上的DLKPC192S的XGMII接口部分输出上的RD [ ○点31分]和字节的解码数据
控制标志， KF [ 0 ： 3 ] 。的XGMII接口是DDR接口，所以数据传送同时在上升和下降
在XGMII的边缘接收数据时钟， RC 。基本的时序示于图8。详细的时序信息
稍后本文档中提供。
RC
RD [ 0:31 ]
KF [0：3 ]
T（ SETUP ）
T（ HOLD ）
T（ HOLD ）
T（ SETUP ）
图8.接收接口时序
数据接收延迟
该DLKPC192S的数据接收延迟被定义为从XSBI发送时钟的边沿延迟
当有效数据被锁存的XSBI至XGMII发送时钟，RC的上升沿时的最后位
相同的数据是XGMII接口上输出。潜伏期（R
潜伏期
）的测量是在RXC时钟周期。该
最大延迟为81 RXC时钟周期。如果等待时间不是RXC时钟周期的整数倍，则
延时值向下舍入到RXC时钟周期的下一个较小的数字为最小延迟和
向上舍入到的RXC时钟周期的最大等待时间的下一个更高的整数。该标准
需要小于224的高速时钟周期的往返延迟。
RXCP / RXCN
RXDP [ 0:15 ]
RXDN [ 0:15 ]
A
B
C
R（延迟MAX）
R（延迟MIN ）
RC
RXD [ ○时31分]
RG [0：3 ]
* + A' + B'
B' + C' + *
图9.接收延迟
10
邮政信箱655303
达拉斯，德克萨斯州75265
