位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第0页 > AFS600-1FG256ES > AFS600-1FG256ES PDF资料 > AFS600-1FG256ES PDF资料1第44页
设备架构
全球输入选择
每个全局缓冲器，以及PLL参考时钟，可以从以下的一个从动
（图
2-22):
3个专门用硬线连接的单端I / O
2专用的差分I / O的使用硬连线连接
FPGA内核
每个阴影框代表一个
所谓输入缓冲区出来的
适当的名称： INBUF或
INBUF_LVDS / LVPECL 。
样品引脚名称
GAA0
1
核心
GAA1
1
+
来源CCC
（ CLKA或CLKB或CLKC ）
GAA2
1
+
路由时钟
2
（来自FPGA内核）
GAA [ 0 ： 2 ] ： GA占全球的西北角
该装置。 A [ 0 ： 2 ] ：指定特定的时钟源。
注意事项：
3.代表全局输入引脚。全局有直达时钟调节块，并且不
通过FPGA架构路由。参阅
"User I / O 2-157页上的命名Convention"节
了解更多
信息。
4.实例化路由时钟源输入，如下所示：
a）一种逻辑元件的输出端连接到PLL ， CLKDLY ，或CLKINT宏的时钟输入端。
b）不要放置在相关的全球销位置的时钟源I / O （ INBUF或INBUF_LVPECL / LVDS ） 。
5.基于LVDS的时钟源是在东部和西部银行可以在所有的Fusion器件。
图2-22
时钟输入源，包括CLKBUF ， CLKBUF_LVDS / LVPECL和CLKINT
2 -2 8
PR厉鹗M I N A RY V1 。 7
