位置：首页 > IC型号导航 > 首字符X型号页 > 首字符X的型号第64页 > XC2S50-6PQG208C > XC2S50-6PQG208C PDF资料 > XC2S50-6PQG208C PDF资料2第42页
R
的Spartan- II FPGA系列：功能描述。
传输线效应，或反射，通常开始
1.5"快速（ 1.5纳秒）的上升和下降时间。可怜的（或
不存在）的终止或改变传输
线阻抗引起这些反射，并可能导致
额外的延时较长的痕迹。随着系统速度
继续增加，对I / O延迟的影响可以成为
限制因素，因此传输线终端
变得越来越重要。
财产。此属性可以有以下操作之一
七个值。
DRIVE=2
DRIVE=4
DRIVE=6
DRIVE=8
DRIVE = 12 （默认）
DRIVE=16
DRIVE=24
终止技术
各种端接技术降低冲击
传输线效应。
下面列出的输出端接技术：
无
系列
平行（并联）
串联和并联（串并联）
输入端接技术包括以下内容：
无
平行（并联）
这些终止技术可以在任何应用
组合。对每个组合的一般示例
端接方式出现在
图41 。
未终结
Z=50
设计注意事项
参考电压（V
REF
）引脚
具有差分放大器输入低电压I / O标准
缓冲器需要一个输入参考电压（V
REF
） 。提供
在V
REF
作为外部信号的设备。
电压参考信号是"banked"在装置内
上半边的基础，使所有的包有
八个独立的V
REF
内部银行。看
图36中，
第39页
在I / O组的表示。在每个
银行大约每6个I / O引脚，一个是
自动配置为为V
REF
输入。
在每个V
REF
银行，要求任何一个输入缓冲器
V
REF
信号必须是同一类型的。任何输出缓冲器
类型和输入缓冲器可以被放置，而不需要
同样的V内基准电压
REF
银行。
双平行终止
V
TT
V
TT
Z=50
V
REF
输出驱动源电压（V
CCO
）引脚
许多低电压I / O标准所支持的
多功能I / O的要求有不同的输出驱动源电压
(V
CCO
） 。其结果是每个设备通常可以具有支持
多路输出驱动源电压。
在V
CCO
电源内部连接在一起一段
包。该VQ100以及PQ208提供1
组合V
CCO
供应量。在TQ144和CS144
包提供四个独立的V
CCO
耗材。该
FG256和FG456将提供八个独立的V
CCO
耗材。
给定V中的输出缓冲器
CCO
银行必须共享
相同的输出驱动器电源电压。输入缓冲器LVTTL ，
LVCMOS2 ， PCI33_3和PCI 66_3使用V
CCO
电压
对于输入V
CCO
电压。
未结束的输出驱动
并行端接输入
V
TT
系列终止输出驱动
并行端接输入
V
TT
Z=50
Z=50
V
REF
V
REF
系列输出端接
Z=50
串并联输出端接
驾驶并行端接输入
V
TT
V
TT
V
REF
Z=50
V
REF
DS001_41_032300
图41：
标准输入和输出概述
终止方法
传输线效应
沿导线的电信号的延迟支配
由上升和下降时间，当信号传输短
距离。传输线的延迟随电感
和电容，但是一个精心设计的板，可利用由
的每英寸的约计金额180 ps的的延误。
同时开关指南
接地反弹可能出现的高速数字集成电路时，
多路输出同时改变状态，从而导致
不希望的瞬态行为上的输出端，或在内部
逻辑。这个问题也被称为同步
开关量输出（ SSO ）的问题。
接地反弹主要是由于在目前的变化
的接地销，接合线，及合并的电感
DS001-2 （ V2.8 ） 2008年6月13日
产品speci fi cation
www.xilinx.com
4模块2
42
