位置：首页 > IC型号导航 > 首字符X型号页 > 首字符X的型号第279页 > XCS20XL-4TQ144C > XCS20XL-4TQ144C PDF资料 > XCS20XL-4TQ144C PDF资料1第35页
R
斯巴达和Spartan- XL FPGA系列数据手册
CON组fi guration
边界扫描
说明
可用：
VCC
有效
是的
测试模式，生成
一时间，输出脉冲
16或64毫秒
No
节目
= LOW
是的
请清除
CON组fi guration
内存
EXTEST *
SAMPLE / PRELOAD彻底清除
绕行
配置存储器 1.3
μs
每帧
CONFIGURE *
再次
（ *如果程序=高）
INIT
高？如果
主
是的
样品
模式行
最不发达国家输出= L ， HDC输出= H
主CCLK
变为有效
装入一张
CON组fi guration
数据帧
No
主前延误
采样模式行
在0010前导码指示以下24位
代表长度计数为串行模式。长度
计数是需要配置的时钟总数
加载完整的配置数据。 （四其它的用
成形的时钟必须完成配置
过程中，如下面讨论的。 ）前导码和后
长度计数已被传递到任何设备中的
菊花链，其DOUT为High ，以防止帧开始
位到达任何菊花链设备。在不要过多
TAN- XL系列快速模式，长度数位
忽略， DOUT保持低电平时，禁用一个设备中
伪菊花链。
一个特定的 CON组fi guration位，早在一种主的网络连接第一个框架
器设备，控制配置时钟速率和能
通过8倍增加。因此，如果一个快速的配置
化时钟被选中的比特流，较慢的时钟速率
被使用，直到该配置位被检测到。
每帧有一个起始字段后跟帧组态
配给数据比特和帧错误字段。如果一帧数据的错误
被检测到时，FPGA停止加载，并通过信号的误差
拉漏极开路INIT引脚为低电平。所有配置后，
帧已被加载到FPGA中使用串行
模式， DOUT再次如下使得输入数据的
剩余的数据被传递到下一个设备。在
的Spartan- XL家庭快速模式下，当在第一个设备
完全编程， DOUT变为高电平，使下一个
装置中的链。
FRAME
错误
No
采样/预
绕行
CON连接G-
uration
内存
满
是的
通
CON组fi guration
数据DOUT
是的
拉INIT低
和停止
延缓配置上电后
有延迟的配置后两种方法
电：把一个逻辑低电平上的程序输入，或拉
双向INIT引脚为低电平，采用集电极开路
（漏极开路）驱动程序。 （见
图30. ）
低导程序输入是比较激进
做法，并建议在电源崛起
时间过长或定义不清。只要程序
为低电平时， FPGA不断清除其配置的内存。
当程序变高，配置内存
清零一次，随后通过配置的开头
uration ，提供的INIT输入没有外部保持为低。
需要注意的是低的程序输入自动
强制低的INIT输出。斯巴达/ XL FPGA
PROGRAM引脚有一个永久的弱上拉。
避免持有PROGRAM低超过500
μs.
该
500
μs
最大限制是只有一个建议，而不是
要求。抱着小程序的唯一的影响
500多
μs
是增加了电流，在测定
约40马云在XCS40XL 。这种增大的电流可以 -
不会损坏器件。在reconfigu-仅适用
口粮，没有电期间。 INIT引脚也可举行
低延时的重新配置，并且相同的特性
申请作为程序引脚。
采用集电极开路或漏极开路驱动器来保存INIT
低之前配置的开头使FPGA的
No
CCLK
数等于
长
算
是的
启动
顺序
F
EXTEST
样本的预加载
绕行
用户1
用户2
CON连接gure
READBACK
操作
No
如果边界扫描
选择
DS060_30_080400
图30 ：
上电配置顺序
DS060 （ V1.8 ） 2008年6月26日
产品speci fi cation
www.xilinx.com
I / O活动
35
