CDCE949
CDCEL949
www.ti.com
SCAS844D - 2007年8月 - 修订2010年3月
PLL乘法器/除法器定义
在一个给定的输入频率（f
IN
），输出频率（f
OUT
）的CDCE949 / CDCEL949可以下式计算：
N
OUT
+
IN
PDIV M
哪里
M（ 1 511 ）和N（ 1至4095 ）是锁相环的倍频/分频值;
PDIV （ 1 127 ）是输出分频器。
目标VCO频率（f
VCO
），每个锁相环可以这样计算：
N
VCO
+
IN
M
该PLL用作小数分频器，需要下面的乘法器/除法器设置
N
N
P
=
4
-
INT （日志
2
)
M
{当P < 0则P = 0}
N'
Q
=
INT （ ）
M
R
=
N'
-
M
Q
其中：
N' = N × 2
P
;
N
≥
M;
80兆赫< F
VCO
> 230 MHz的;
16
≤
q
≤
63;
0
≤
p
≤
7;
0
≤
r
≤
511.
实施例1：
适用于F
IN
= 27 MHz的; M = 1 ; N = 4 ; PDIV = 2;
→
f
OUT
= 54 MHz的;
→
f
VCO
= 108 MHz的;
→
P = 4 - INT （日志
2
4) = 4 –2 = 2;
→
N’ = 4 × 2
2
= 16;
→
Q = INT （ 16 ）= 16 ;
→
R = 16 – 16 = 0;
实施例2：
适用于F
IN
= 27 MHz的; M = 2 ; 11例; PDIV = 2;
→
f
OUT
= 75.25 MHz的;
→
f
VCO
= 148.50兆赫;
→
P = 4 - INT （日志
2
5.5) = 4 – 2 = 2;
→
N’ = 11 × 2
2
= 44;
→
Q = INT （ 22 ） = 22 ;
→
R = 44 – 44 = 0;
采用TI临钟软件时，会自动计算出P，Q ， R和N'的值。
版权所有 2007-2010 ，德州仪器
提交文档反馈
25
产品文件夹链接（ S） ：
CDCE949 CDCEL949
