CDCE949
CDCEL949
SCAS844D - 2007年8月 - 修订2010年3月
www.ti.com
表11. PLL2配置寄存器（续）
OFFSET
(1)
28h
29h
位
(2)
7:0
7:4
3:0
2Ah
7:3
2:0
2Bh
7:5
4:2
缩写
PLL2_0N [11： 4
PLL2_0N [3 ：0]的
PLL2_0R [8： 5]
PLL2_0R [4 ：0]的
PLL2_0Q [5：3 ]
PLL2_0Q [2 ：0]的
PLL2_0P [2 ：0]的
默认
(3)
(5)
描述
PLL2_0 ：用于频率f 30位乘法器/除法器数值
VCO2_0
（有关详细信息，请参阅第
PLL乘法器/除法定义）
004h
000h
10h
010b
f
VCO2_0
范围选择：
00 –
01 –
10 –
11 –
f
VCO2_0
< 125兆赫
125兆赫
≤
f
VCO2_0
< 150兆赫
150兆赫
≤
f
VCO2_0
< 175兆赫
f
VCO2_0
≥
175兆赫
1:0
VCO2_0_RANGE
00b
2Ch
2Dh
7:0
7:4
3:0
PLL2_1N [11： 4]
PLL2_1N [3 ：0]的
PLL2_1R [8： 5]
PLL2_1R [4 ：0]的
PLL2_1Q [5：3 ]
PLL2_1Q [2 ：0]的
PLL2_1P [2 ：0]的
004h
PLL2_1
(5)
：对频率f 30位乘法器/除法器数值
VCO1_1
（有关详细信息，请参阅第
PLL乘法器/除法定义）
2Eh
7:3
2:0
000h
2Fh
7:5
4:2
10h
010b
f
VCO2_1
范围选择：
00 –
01 –
10 –
11 –
f
VCO2_1
< 125兆赫
125兆赫
≤
f
VCO2_1
< 150兆赫
150兆赫
≤
f
VCO2_1
< 175兆赫
f
VCO2_1
≥
175兆赫
1:0
VCO2_1_RANGE
00b
(5)
PLL设置限制： 16≤q≤63 ， 0≤p≤7 ， 0≤r≤511 ， 0<N<4096
20
提交文档反馈
版权所有 2007-2010 ，德州仪器
产品文件夹链接（ S） ：
CDCE949 CDCEL949
