位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第340页 > PPC405EP-3GB133C > PPC405EP-3GB133C PDF资料 > PPC405EP-3GB133C PDF资料1第31页
PPC405EP - 405EP的PowerPC嵌入式处理器
版本1.07 - 2007年9月10日
数据表
表6.信号功能说明（共6页1 ）
二次复用的信号示于括号内。
注意事项：
1.接收器输入具有滞后性。
2.必须拉起来。请参阅“上拉和下拉电阻”第29页上推荐的终止值。
3.必须拔下来。请参阅“上拉和下拉电阻”第29页上推荐的终止值。
4.如果不使用，必须拉起。
5.如果不使用，必须拔下来。
6.复位期间捆包输入;上拉或根据需要往下拉。
7.拉可能需要。参见第30页上的“外部总线控制信号” 。
信号名称
描述
I / O
TYPE
笔记
PCI接口
的PCI地址/数据总线。复用的地址和数据总线。
注意：
目标设备号被驱动的PCIAD11 ： 31 PCI
类型0配置的交易。
连接与设备相关的目标IDSEL ：
1 PCIAD16
2 PCIAD17
...
21 PCIAD31 。
PCI总线命令和字节使能。
PCICLK用作异步PCI时钟时在asynch模式。
PCIFrame驱动由当前PCI总线主，以指示
开头和一个PCI访问持续时间。
PCI奇偶校验。平价甚至跨越PCIAD00 ： 31 PCIC3 ： 0 / BE3 ： 0 。
PCIParity有效后，无论是地址还是数据相一个周期。
驱使PCIAD00 PCI设备： 31负责驾驶
PCIParity在下一个PCI总线时钟。
PCIIRDY由当前PCI总线主驱动。断言
PCIIRDY表示该PCI引发剂已准备好传送数据。
目前PCI事务的目标驱动PCITRDY 。断言
PCITRDY的表示该PCI目标是准备传输数据。
目前PCI事务的目标可以断言PCIStop到
指示向请求PCI主它要结束当前
交易。
PCIDevSel由当前的PCI事务的目标驱动。一
PCI目标断言PCIDevSel当它已解码的地址和
命令编码，并声称该交易。
PCIIDSel是在配置周期来选择PCI从设备
接口进行配置。
PCI中断。开漏输出（两个状态; 0或开路）
or
外设写使能。低时，任四PerWBE0 ：3的写
字节使能低。
PCISErr用于报告地址奇偶校验错误或灾难性的
通过PCI目标检测故障。
PCIPErr用于在PCI交易报告数据奇偶校验错误。
PCIPErr驱动有源由设备接收PCIAD00 ： 31
PCIC3 ： 0 / BE3 ： 0 ，和PCIParity ，而对数据的两个PCI时钟
这糟糕的奇偶校验检测。
PCI特定的复位。
多用途信号，当内部仲裁者用作为PCIReq0 ，
和作为GNT当外部仲裁器被使用。
PCIAD00 ： 31
I / O
5V容限
3.3V PCI
PCIC3 ： 0 / BE3 ： 0
PCICLK
PCIFrame
I / O
I
I / O
5V容限
3.3V PCI
5V容限
3.3V PCI
5V容限
3.3V PCI
5V容限
3.3V PCI
5V容限
3.3V PCI
5V容限
3.3V PCI
5V容限
3.3V PCI
5V容限
3.3V PCI
5V容限
3.3V PCI
5V容限
3.3V PCI
5V容限
3.3V PCI
5V容限
3.3V PCI
5V容限
3.3V PCI
5V容限
3.3V PCI
2
PCIParity
I / O
PCIIRDY
PCITRDY
I / O
I / O
2
2
PCIStop
I / O
2
PCIDevSel
I / O
2
PCIIDSEL
I
PCIINT
O
PCISErr
I / O
2
PCIPErr
I / O
2
PCIReset
PCIReq0/Gnt
O
I
AMCC
31
