LTC1272
APPLICATI
0V至5V
类似物
输入
V
IN
S I FOR ATIO
R3
15
1
A
IN
+
A1
LT1007
–
LTC1272
R1
200 R2
20k
3
为清楚起见省略*额外的引脚
LTC1272 TA12
AGND
图10.单极性0V至5V的工作电压与增益误差调整
应用提示
绕线板，不推荐使用分辨率高
化或高速A / D转换器。为了获得最好的
性能从LTC1272的印刷电路板是
所需。布局印刷电路板应
确保数字和模拟信号线被分离出作为
尽可能。特别是，应注意不
一起到模拟信号的轨道上运行的任何数字或轨道
该LTC1272下方。模拟输入应
通过AGND筛选。
单点模拟地分开的逻辑
系统接地应与模拟建立
引脚3 （AGND ）或尽可能接近到接地平面
LTC1272 ，如图11引脚12 （ LTC1272 DGND ）
和所有其他的模拟地应该连接到该
单个模拟接地点。没有其他数字地
应连接到该模拟接地点。低
阻抗的模拟和数字电源常见
回报是必不可少的ADC的低噪声运转和
1
A
IN
AGND
3
类似物
输入
电路
+
–
C1
图11.电源接地实践
1272fb
U
箔宽度为这些曲目应该是一样宽
可能。
噪音：
输入信号导致
IN
和信号引线回报
从AGND （引脚3 ）应保持尽可能的短，以
减少输入噪声耦合。在应用中，这
是不可能的，源和ADC之间的屏蔽电缆
值得推荐。另外，由于在任何电位差
信号源和ADC之间的理由显示为一个
串联的误差电压与输入信号，注意
应支付给降低接地电路阻抗
尽可能。
在应用中， LTC1272数据输出，并
控制信号被连接到一个连续的活性
微处理器总线，所以能够得到在LSB的误差
转换结果。这些错误是由于馈通
来自微处理器的逐次逼近
比较器。该问题可以通过强制消除
微处理器转换成在等待状态（见
缓慢记忆模式接口） ，或者通过使用三态
缓冲器来隔离LTC1272数据总线。
定时和控制
转换启动和数据读取操作控制
三LTC1272数字输入; HBEN ， CS和RD 。身材
图12示出与这些输入相关联的逻辑结构。
这三个信号被内部选通，使得一个逻辑“0”是
启动转换上的所有三个输入必需的。一旦
启动它无法重新启动，直到转换的COM
完整的。转换状态由BUSY输出指示，
这是低的，而转换过程中。
LTC1272
V
REF
2
C2
C3
V
DD
24
C4
接地连接
TO数字电路
模拟地平面
LTC1272 TA13
W
U
UO
数字
系统
DGND
12
11
