位置：首页 > IC型号导航 > 首字符L型号页 > 首字符L的型号第781页 > LPC11C14FBD48/301 > LPC11C14FBD48/301 PDF资料 > LPC11C14FBD48/301 PDF资料1第11页
D
D
D
R
A
FT
恩智浦半导体
LPC11C12/C14
FT
FT
FT
D
D
D
R
R
R
A
A
FT
D
R
A
FT
D
R
A
A
FT
FT
D
D
R
R
A
FT
D
四个可编程的中断优先级，硬件优先级屏蔽。
重定位向量表。
软件中断产生。
FT
D
R
D
R
A
D
R
A
R
R
A
D
R
A
R
A
FT
D
D
A
FT
A
FT
A
FT
D
R
D
R
A
F
R
A
FT
D
FT
7.5.2中断源
每个外设都有一条中断线连接到NVIC但可能有几个
中断标志。单个中断标志也可能代表一个以上的中断
源。
任何GPIO引脚（共40个引脚），而不管所选择的功能的，可以被编程为
产生中断的水平上，或者上升沿或下降沿，或两者兼而有之。
R
A
FT
D
R
A
7.6 IOconfig进行块
该IOconfig进行块允许微控制器选定的引脚有一个以上的
功能。 CON组fi guration寄存器控制多路，让之间的连接
引脚和片上外设。
外围设备应当连接到相应的引脚之前被激活，并事先
任何相关的中断（S ）被启用。任何使能的外设功能是活动
没有映射到相关的引脚应被视为理解过程把网络定义。
7.7高速通用并行I / O
没有连接到一个特定的C外设功能器件引脚被控制
GPIO寄存器。管脚可以动态配置为输入或输出。多路输出
可以设置或在一个写操作清除。
LPC11C12 / C14使用加速GPIO功能：
GPIO寄存器是一个专用的AHB外设，这样的高速I / O时序
可以实现的。
整个端口值可以写在一个指令。
此外，任何GPIO引脚（总共40个管脚）提供一种数字函数可以是
编程以产生一个电平，上升沿或下降沿，或两者的中断。
7.7.1产品特点
特级端口寄存器允许一条指令来设置或清除任何位数
一个写操作。
方向控制各个位。
所有GPIO管脚默认与上拉输入复位后启用除了我
2
C总线
真正的开漏引脚PIO0_4和PIO0_5 。
上拉/下拉电阻CON组fi guration可以通过IOconfig进行编程
阻止每个GPIO引脚（ PIO0_4和PIO0_5除外） 。
7.8 UART
该LPC11C12 / C14包含一个UART 。
LPC11C12_C14_0
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2010保留所有权利。
初步数据表
启示录00.05 - 2010年5月6日
11 49
