位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第240页 > A40MX02-1PL44 > A40MX02-1PL44 PDF资料 > A40MX02-1PL44 PDF资料2第44页
40MX和42MX FPGA系列
一个40男4 X0钛明章AR交流teristi CS （N OMI纳升3 。 3V PE比）
（续）
（窝ST - 中科院式C OM米erci人共同ndit我附件，V
C C
= 3.0V ，T
J
= 70°C)
' -3 '速度
参数说明
输入模块传输延迟
t
INYH
t
INYL
垫到-Y高
垫到-Y低
1.0
0.9
1.1
1.0
1.3
1.1
1.5
1.3
2.1
1.9
ns
ns
分钟。
马克斯。
'-2 '速度
分钟。
马克斯。
“-1”速度
分钟。
马克斯。
“标准”速度
分钟。
马克斯。
“ -F ”速度
分钟。
马克斯。
单位
输入模块预测布线延迟
1
t
IRD1
t
IRD2
t
IRD3
t
IRD4
t
IRD8
FO = 1路由延迟
FO = 2路由延迟
FO = 3路由延迟
FO = 4路由延迟
FO = 8路由延迟
2.9
3.6
4.4
5.1
8.0
3.34
4.2
5.0
5.9
9.3
3.8
4.8
5.7
6.7
10.5
4.5
5.6
6.7
7.8
12.4
6.3
7.8
9.4
11.0
17.2
ns
ns
ns
ns
ns
全局时钟网络
t
长实
t
CKL
t
威尔斯亲王医院
t
PWL
t
CKSW
t
P
f
最大
输入从低到高
输入前高后低
最小脉冲宽度
高
最小脉冲宽度
低
最大倾斜
最小周期
最大频率
FO = 16
FO = 128
FO = 16
FO = 128
FO = 16
FO = 128
FO = 16
FO = 128
FO = 16
FO = 128
FO = 16
FO = 128
FO = 16
FO = 128
6.5
6.8
113
109
3.1
3.3
3.1
3.3
0.6
0.8
7.5
7.8
105
101
6.4
6.4
6.8
6.8
3.6
3.8
3.6
3.8
0.6
0.9
8.5
8.9
96
92
7.4
7.4
7.8
7.8
4.1
4.3
4.1
4.3
0.7
1.0
10.1
10.4
83
80
8.4
8.4
8.9
8.9
4.8
5.1
4.8
5.1
0.8
1.2
14.1
14.6
50
48
9.9
9.9
10.4
10.4
6.7
7.1
6.7
7.1
1.2
1.6
13.8
13.8
14.6
14.6
ns
ns
ns
ns
ns
ns
兆赫
注意：
1.路由延迟对于典型设计跨最坏情况下的运行工况。这些参数应被用于估计装置
性能。布线后的时序分析或模拟需要确定实际性能。
44
v5.0
