位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第240页 > A40MX02-1PL44 > A40MX02-1PL44 PDF资料 > A40MX02-1PL44 PDF资料2第40页
40MX和42MX FPGA系列
一个40男4 X0钛明章AR交流teristi CS （N OMI纳升5 。 0V PE比）
（最坏情况下的商业条件，V
CC
= 4.75V ，T
J
= 70°C)
' -3 '速度
参数说明
逻辑模块传输延时
t
PD1
t
PD2
t
CO
t
GO
t
RS
单模块
双模块宏
连续时钟到Q
止动板G到Q的
触发器（锁存器）复位到Q
1.2
2.3
1.2
1.2
1.2
1.4
3.1
1.4
1.4
1.4
1.6
3.5
1.6
1.6
1.6
1.9
4.1
1.9
1.9
1.9
2.7
5.7
2.7
2.7
2.7
ns
ns
ns
ns
ns
分钟。
马克斯。
'-2 '速度
分钟。
马克斯。
“-1”速度
分钟。
马克斯。
“标准”速度
分钟。
马克斯。
“ -F ”速度
分钟。
MAX 。单位
Logic Module的预测布线延迟
1
t
RD1
t
RD2
t
RD3
t
RD4
t
RD8
FO = 1路由延迟
FO = 2路由延迟
FO = 3路由延迟
FO = 4路由延迟
FO = 8路由延迟
1.2
1.9
2.4
2.9
5.0
1.6
2.2
2.8
3.4
5.8
1.8
2.5
3.2
3.9
6.6
2.1
2.9
3.7
4.5
7.8
3.0
4.1
5.2
6.3
10.9
ns
ns
ns
ns
ns
逻辑模块顺序时序
2
t
SUD
t
HD3
t
SUENA
t
HENA
t
WCLKA
t
WASYN
t
A
f
最大
触发器（锁存器）数据输入建立
触发器（锁存器）数据输入保持
触发器（锁存器）启用设置
触发器（锁存器）启用保持
触发器（锁存器）时钟脉冲主动
宽度
触发器（锁存器）
异步脉冲宽度
触发器的时钟输入周期
触发器（锁存器）时钟频率
（ FO = 128 ）
3.1
0.0
3.1
0.0
3.3
3.3
4.8
181
3.5
0.0
3.5
0.0
3.8
3.8
5.6
167
4.0
0.0
4.0
0.0
4.3
4.3
6.3
154
4.7
0.0
4.7
0.0
5.0
5.0
7.5
134
6.6
0.0
6.6
0.0
7.0
7.0
10.4
80
ns
ns
ns
ns
ns
ns
ns
兆赫
注意事项：
1.路由延迟对于典型设计跨最坏情况下的运行工况。这些参数应被用于估计装置
性能。布线后的时序分析或模拟需要确定实际性能。
2.设置时间假设3.进一步测试扇出的信息可以从定时程序来获得。
3.保持时间为DFME1A宏可以大于0毫微秒。使用系列或更高定时器检查保持时间这个宏。
40
v5.0
