位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第0页 > MPC8533CHXAAJB > MPC8533CHXAAJB PDF资料 > MPC8533CHXAAJB PDF资料1第46页
本地总线
表43.本地总线一般时序参数-PLL旁路（续）
参数
局部总线的时钟到数据有效的LAD / LDP
本地总线时钟，以解决有效的LAD和拉莱
输出保持本地总线时钟（除LAD / LDP和
拉莱）
从本地总线时钟法援署/ LDP输出保持
本地总线时钟输出高阻抗（除
LAD / LDP和拉莱）
本地总线时钟为法援署/ LDP输出高阻抗
符号
1
t
LBKLOV2
t
LBKLOV3
t
LBKLOX1
t
LBKLOX2
t
LBKLOZ1
t
LBKLOZ2
民
—
—
–4.1
–4.1
—
—
最大
1.6
1.6
—
—
1.4
1.4
单位
ns
ns
ns
ns
ns
ns
笔记
4
4
4
4
7
7
注意事项：
1.用于定时规范的符号跟着T的模式
（功能块的头两个字母）（信号）（状态）（参照）（状态）的
为
输入和T
（功能块的头两个字母）（参考）（状态）（信号）（状态）的
用于输出。例如，叔
LBIXKH1
象征着局部总线
定时（LB）的输入端（ I）的去无效（X）的相对于时间的吨
LBK
时钟基准（K）变高（H ） ，在此情况
对时钟1 （1） 。此外，T
LBKHOX
于T象征着局部总线时序（ LB ）
LBK
时钟基准（K）到高（H ） ，相对于
到输出（ O）将无效（ X）或输出保持时间。
2.所有的时序是在参照局部总线时钟进行PLL旁路模式。定时可以是负的相对于所述局部总线
由于时钟信号的实际发射和捕获与内部发射/捕获时钟，进行LCLK完成
经t
LBKHKT
.
时钟LCLK [ M] ，相对时钟LCLK [N ] 3之间最大可能的时钟脉冲相位差。斜之间测量
在BV互补信号
DD
/2.
4.所有信号从测量BV
DD
的本地总线时钟进行PLL旁路模式的上升沿/ 2到0.4 × BV
DD
该信号的
为3.3 V信号电平的问题。
5.输入定时在引脚测得。
吨6.价值
LBOTOT
是拉莱的否定和LAD任何变化之间的最短时间的测量。
7.为了主动/浮定时测量的，为Hi-Z或关闭状态被定义为当总电流输送
通过该组件引脚小于或等于所述漏电流规格。
MPC8533E的PowerQUICC III集成处理器的硬件规格，第3版
46
飞思卡尔半导体公司
