位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第0页 > MPC8533CHXAAJB > MPC8533CHXAAJB PDF资料 > MPC8533CHXAAJB PDF资料1第42页
本地总线
表40.本地总线一般时序参数（ BV
DD
= 3.3 V)
-PLL启用（续）
参数
本地总线时钟为法援署/ LDP输出高阻抗
符号
1
t
LBKHOZ2
民
—
最大
2.5
单位
ns
笔记
5
注意事项：
1.用于定时规范的符号跟着T的模式
（功能块的头两个字母）（信号）（状态）（参照）（状态）的
为
输入和T
（功能块的头两个字母）（参考）（状态）（信号）（状态）的
用于输出。例如，叔
LBIXKH1
象征着局部总线
定时（LB）的输入端（ I）的去无效（X）的相对于时间的吨
LBK
时钟基准（K）变高（H ） ，在此情况下为
时钟1 （1） 。此外，T
LBKHOX
于T象征着局部总线时序（ LB ）
LBK
时钟基准（K）到高（H ） ，相对于
输出（ O）将无效（ X）或输出保持时间。
2.所有的时序是在参照LSYNC_IN为使能PLL和内部本地总线时钟进行PLL旁路模式。
3.所有信号从BV的测定
DD
LSYNC_IN进行PLL的上升沿/ 2使能或内部局部总线时钟进行PLL
旁路模式，以0.4
×
BV
DD
所讨论的信号为3.3V的信号电平。
4.输入定时在引脚测得。
5.为了主动/浮定时测量的，为Hi-Z或关闭状态被定义为当总电流输送
通过该组件引脚小于或等于所述漏电流规格。
6. t
LBOTOT
是拉莱的否定和LAD任何变化之间的最小时间的测量。吨
LBOTOT
is
编程与LBCR [ AHD ]参数。
时钟LCLK [ M] ，相对时钟LCLK [N ] 7之间最大可能的时钟脉冲相位差。斜之间测量
在BV互补信号
DD
/2.
表41
描述了在BV的本地总线接口的一般定时参数
DD
= 2.5 V.
表41.本地总线一般时序参数（ BV
DD
= 2.5 V)
-PLL启用
参数
本地总线周期时间
局部总线占空比
LCLK [N ]歪斜到LCLK [M ]或LSYNC_OUT
输入设置本地总线时钟（除LUPWAIT ）
LUPWAIT输入设置本地总线时钟
从本地总线时钟输入保持（除LUPWAIT ）
从本地总线时钟LUPWAIT输入保持
拉莱输出过渡到法援署/ LDP输出转换
（LATCH的建立和保持时间）
本地总线时钟输出有效（除LAD / LDP和拉莱）
局部总线的时钟到数据有效的LAD / LDP
本地总线时钟，以解决有效LAD
本地总线时钟拉莱断言
输出保持本地总线时钟（除LAD / LDP和
拉莱）
从本地总线时钟法援署/ LDP输出保持
本地总线时钟输出高阻抗（除
LAD / LDP和拉莱）
符号
1
t
LBK
t
LBKH /
t
LBK
t
LBKSKEW
t
LBIVKH1
t
LBIVKH2
t
LBIXKH1
t
LBIXKH2
t
LBOTOT
t
LBKHOV1
t
LBKHOV2
t
LBKHOV3
t
LBKHOV4
t
LBKHOX1
t
LBKHOX2
t
LBKHOZ1
民
7.5
43
—
2.4
1.8
1.1
1.1
1.5
—
—
—
—
0.8
0.8
—
最大
12
57
150
—
—
—
—
—
2.8
2.8
2.8
2.8
—
—
2.6
单位
ns
%
ps
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
笔记
2
—
7
3, 4
3, 4
3, 4
3, 4
6
—
3
3
3
3
3
5
MPC8533E的PowerQUICC III集成处理器的硬件规格，第3版
42
飞思卡尔半导体公司
