位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第0页 > MPC8533CHXAAJB > MPC8533CHXAAJB PDF资料 > MPC8533CHXAAJB PDF资料1第22页
DDR和DDR2 SDRAM
图4
显示了DDR SDRAM输出时序为MCK到MDQS倾斜测量（T
DDKHMH
).
MCK [N ]
MCK [N ]
t
MCK
t
DDKHMH
（最大）
= 0.6纳秒
MDQS
t
DDKHMH
（分钟）
= -0.6纳秒
MDQS
图4.时序图在t
DDKHMH
图5
示出的DDR SDRAM输出的时序图。
MCK
MCK
t
MCK
t
DDKHAS
, t
DDKHCS
t
DDKHAX
, t
DDKHCX
ADDR / CMD
A0写
t
DDKHMP
t
DDKHMH
MDQS [N ]
t
ddkhds
t
DDKLDS
MDQ [ X]
t
DDKHDX
D0
D1
t
DDKLDX
t
DDKHME
NOOP
图5. DDR和DDR2 SDRAM输出时序图
图6
提供了交流测试负载的DDR总线。
产量
Z
0
= 50
Ω
R
L
= 50
Ω
GV
DD
/2
图6. DDR交流测试负载
MPC8533E的PowerQUICC III集成处理器的硬件规格，第3版
22
飞思卡尔半导体公司
