ICS840S06I
时钟发生器CAVIUM PROCESSORS
初步
对于未使用的输入和输出引脚的建议
输入：
CLK / NCLK输入
如果不需要使用差分输入的，既
CLK和NCLK可以悬空。虽然不是必需的，但对于
额外的保护，一个1kΩ电阻可以从CLK绑
地面上。
输出：
LVCMOS输出
所有未用的LVCMOS输出可以悬空建议
没有一丝连接。
晶体输入
如果不需要使用晶体振荡器的输入，
无论XTAL_IN和XTAL_OUT可以悬空。虽然不
必需的，但对于额外的保护，一个1kΩ电阻可绑
从XTAL_IN接地。
LVCMOS控制引脚
所有的控制引脚具有内部上拉或下拉功能;另外
不需要性，但可以额外添加
保护。一个1kΩ电阻都可以使用。
IDT / ICS
时钟发生器
11
ICS840S06AKI REV 。大赦国际2008年7月10日
