AD9122
数码特定网络阳离子
T
民
给T
最大
， AVDD33 = 1.8 V ， IOVDD = 3.3 V ， DVDD18 = 1.8 V ， CVDD18 = 1.8 V，I
OUTFS
= 20毫安，最大采样速率，除非
另有说明。
表2中。
参数
CMOS输入逻辑电平
输入V
IN
逻辑高电平（ IOVDD = 1.8 V ）
输入V
IN
逻辑高电平（ IOVDD = 2.5 V）
输入V
IN
逻辑低电平（ IOVDD = 1.8 V ）
输入V
IN
逻辑低电平（ IOVDD = 2.5 V）
CMOS输出逻辑电平
输出电压V
OUT
逻辑高
输出电压V
OUT
逻辑高
输出电压V
OUT
逻辑低
输出电压V
OUT
逻辑低
LVDS接收器输入
1
输入电压范围，V
IA
或V
IB
差分输入阈值，V
ID
输入差分滞后，V
IDTHH
到V
IDTHL
接收器差分输入阻抗，R
IN
LVDS输入率
DAC时钟输入（ DACCLKP ， DACCLKN ）
差分峰 - 峰值电压
共模电压
最大时钟速率
REFCLK输入（ REFCLKP ， REFCLKN ）
差分峰 - 峰值电压
共模电压
REFCLK频率（ PLL模式）
REFCLK频率（同步模式）
串行外设接口
最大时钟速率（ SCLK ）
最小脉冲宽度高（T
威尔斯亲王医院
)
最小脉冲宽度低（T
PWOL
)
建立时间， SDI到SCLK （T
DS
)
保持时间， SDI到SCLK （T
DH
)
数据有效， SDO到SCLK （T
DV
)
建立时间， CS到SCLK （T
DCSB
)
1
条件
民
1.2
1.6
典型值
最大
单位
V
V
V
V
V
V
V
V
mV
mV
mV
Ω
0.6
0.8
IOVDD = 1.8 V
IOVDD = 2.5 V
IOVDD = 1.8 V
IOVDD = 2.5 V
1.4
1.8
0.4
0.4
825
100
20
80
见表5
100
自偏置输入， AC夫妇
1200
100
1 GHz的≤ F
VCO
≤ 26赫兹
见情况多芯片同步章节
15.625
0
40
12.5
12.5
1.9
0.2
23
1.4
500
1.25
2000
600
600
500
1.25
2000
120
1575
+100
mV
V
MSPS
mV
V
兆赫
兆赫
兆赫
ns
ns
ns
ns
ns
ns
LVDS接收器是兼容IEEE 1596缩小范围链路，除非另有说明。
数字输入数据时序规范
表3中。
参数
潜伏期（ DACCLK周期）
1 ×插值（带或不带调制）
2 ×插值（带或不带调制）
4 ×插值（带或不带调制）
8 ×插值（带或不带调制）
反正弦
精调制
开机时间
第0版|第56 5
民
典型值
64
135
292
608
20
8
260
最大
单位
周期
周期
周期
周期
周期
周期
ms
