初步
的PSoC
3 ： CY8C38系列数据表
100 kHz时钟（ CLK100K）可作为低功耗系统
时钟运行的CPU。它也可以生成时间间隔，例如
使用快速时轮快速睡眠间隔。
快速时轮是一个100 kHz时， 5位计数器时钟由ILO提供
这也可以用于唤醒系统。快速时轮
设置可编程，计数器自动复位
当达到最终计数。这使得灵活，
CPU以更高的速率比允许定期唤醒
使用中央时轮。快速时轮可以产生
可选的中断终端计数到达各一次。
在33 kHz时钟（ CLK33K ）来自除以3的操作
在CLK100K 。这个输出可以被用作一个较低的准确度
版32.768千赫ECO时钟，而不需要一个晶体。
6.1.2外部振荡器
6.1.2.1 MHz外部晶振
该MHzECO的提供高频，高精度时钟
使用外部晶振。它支持多种晶体
类型，在4至33兆赫的范围内。当结合使用
与PLL ，它可以合成各种各样的精确时钟
频率高达67兆赫。 GPIO引脚连接到
外部晶振和电容是固定的。 MHzECO的准确性
取决于所选择的晶体。
6.1.2.2数字系统互连
在DSI提供路由从外部时钟的时钟，
振荡器连接到I / O。振荡器也可以是
在数字系统和通用设备内产生
数字模块。
虽然主要DSI时钟输入提供对所有时钟
资源，多达八个其他DSI时钟（内部或外部
产生的）可以被直接路由到8的数字时钟
分频器。如果有多个精确时钟，这是唯一可能的
源。
6.1.2.3 32.768 kHz的ECO
32.768 kHz外部晶振（ 32kHzECO ）
提供了使用具有最低的功耗精密计时
外部32.768 kHz钟表晶体。该32kHzECO还
直接连接到睡眠定时器，并提供了源
实时时钟（ RTC ） 。该RTC采用了1秒中断
在固件中实现的RTC功能。
该振荡器工作在两种不同的功耗模式。这使得
用户在权衡功耗与噪声抗扰度
周边电路。 GPIO引脚连接到外部
晶体和电容器是固定的。
6.1.3时钟分配
所有七个时钟源输入到中央时钟分配
系统。配电系统的设计，以创建多个
高精度的时钟。这些时钟是定制的
设计的要求，消除了常见的问题
在连接到外设的低分辨率预分频器。
时钟分配系统能够生成多种类型的时钟
树木。
系统时钟被用于选择和提供最快的时钟
在系统中对一般的系统时钟的要求和时钟
PSoC器件的同步。
总线时钟16位除法器使用系统时钟来生成
系统的总线时钟，用于数据传输和CPU 。该
CPU的时钟直接来自于总线时钟。
八个完全可编程的16位时钟分频器生成数字
系统时钟用于在数字系统一般使用中，当
由设计的要求进行配置。数字系统时钟
可以生成任何七个衍生自定义时钟
时钟源用于任何目的。例子包括波特率
发电机，精确的PWM周期，定时器时钟，
许多人。如果超过八个数字时钟分频器
需要时，通用数字模块（UDB ）和固定功能
定时器/计数器/ PWM也可以生成时钟。
4个16位时钟分频器产生时钟的模拟系统
需要时钟部件，诸如ADC和混频器。
模拟时钟分频器包括偏移控制，以确保
关键模拟事件不会同时出现的数字
切换事件。这样做是为了减少模拟系统噪声。
每个时钟分频器是由8输入多路复用器，一个16位
时钟分频器（由2或更高分频） ，产生约50 ％的关税
周期的时钟，系统时钟同步逻辑，以及抗尖峰脉冲
逻辑。每个数字时钟树的输出可以路由到
数字系统互连，然后再返回到
时钟系统作为输入，允许多达32位的时钟链。
6.1.4 USB时钟域
USB时钟域的独特性在于它的运作在很大程度上
异步地从主时钟网络。 USB逻辑
包含一个同步总线接口芯片，运行时
在异步时钟来处理USB数据。 USB逻辑
需要一个48 MHz的频率。可以产生这种频率
从不同的来源，其中包括DSI时钟频率为48 MHz或翻番
24 MHz的内部振荡器， DSI信号或晶振值
振荡器。
文件编号： 001-11729修订版* I
第24页100
[+ ]反馈
