AD9148
PIN号
B3
B4
B11
B12
C13
D13
A8
A7
B6 ， A6
B9 ， A9
H4
H3
G1
G2
H1
H2
G11, G12
H12
G13
G14
H13
H14
M1 ， L1
P1 ， N1
M2 ， L2
P2，N2
P3 ， N3
P4 ， N4
P5 ， N5
P6 ， N6
P7 ， N7
P8 ， N8
P9 ， N9
P10 ， N10
P11 ， N11
P12 ， N12
P13 ， N13
P14 ， N14
K13 ， J13
K14 ， J14
K3 ， J3
M3 ， L3
K4 ， J4
M4 ， L4
M5 ， L5
M6 ， L6
M7 ， L7
M8 ， L8
M9 ， L9
M10 ， L10
M11 ， L11
助记符
AUX2_N
AUX2_P
AUX3_P
AUX3_N
AUX4_N
AUX4_P
I120
VREF
CLK_P / CLK_N
REFCLK_P / REFCLK_N或
SYNC_P / SYNC_N
IRQ
RESET
SDO
CSB
SDIO
SCLK
TRENCH
PLL_LOCK
TMS
TDI
TCK
TDO
A0_P/A0_N
A1_P/A1_N
A2_P/A2_N
A3_P/A3_N
A4_P/A4_N
A5_P/A5_N
A6_P/A6_N
A7_P/A7_N
A8_P/A8_N
A9_P/A9_N
A10_P/A10_N
A11_P/A11_N
A12_P/A12_N
A13_P/A13_N
A14_P/A14_N
A15_P/A15_N
DCIA_P / DCIA_N
FRAMEA_P / FRAMEA_N
B0_P/B0_N
B1_P/B1_N
B2_P/B2_N
B3_P/B3_N
B4_P/B4_N
B5_P/B5_N
B6_P/B6_N
B7_P/B7_N
B8_P/B8_N
B9_P/B9_N
B10_P/B10_N
初步的技术数据
描述
辅助DAC 2互补输出电流。
辅助DAC 2正输出电流。
辅助DAC 3正输出电流。
辅助DAC 3互补输出电流。
辅助DAC 4互补输出电流。
辅助DAC 4正输出电流。
通过10 kΩ电阻配合模拟地要产生120 μA的参考电流。
带隙基准电压I / O。通过去耦0.1 μF至模拟地
电容。输出阻抗大约为5千欧。
正/负DAC时钟输入（ CLK ） 。
PLL参考时钟输入（ REFCLK_x ） 。该引脚具有辅助功能
同步输入（ SYNC_x ） 。
低电平有效的漏极开路输出中断请求。拉至与IOVDD
一个10kΩ的电阻。
低电平有效LVCMOS输入口，复位设备。拉起至IOVDD 。
串行数据输出SPI 。
低电平有效的片选的SPI 。
串行数据输入/输出SPI 。
符合条件的时钟输入SPI 。
该引脚连接到VSS。
高电平有效LVCMOS输出。它指示PLL电路的锁定状态。
TAP测试模式选择
TAP测试数据输入。
TAP测试时钟输入。
TAP测试数据输出。
LVDS数据输入对，端口A （ LSB ） 。
LVDS数据输入对，端口A.
LVDS数据输入对，端口A.
LVDS数据输入对，端口A.
LVDS数据输入对，端口A.
LVDS数据输入对，端口A.
LVDS数据输入对，端口A.
LVDS数据输入对，端口A.
LVDS数据输入对，端口A.
LVDS数据输入对，端口A.
LVDS数据输入对，端口A.
LVDS数据输入对，端口A.
LVDS数据输入对，端口A.
LVDS数据输入对，端口A.
LVDS数据输入对，端口A.
LVDS数据输入对，端口A （ MSB） 。
LVDS数据时钟输入对港口A.
LVDS输入帧的端口A.
LVDS数据输入对，端口B （ LSB ） 。
LVDS数据输入对，端口B.
LVDS数据输入对，端口B.
LVDS数据输入对，端口B.
LVDS数据输入对，端口B
LVDS数据输入对，端口B.
LVDS数据输入对，端口B.
LVDS数据输入对，端口B.
LVDS数据输入对，端口B.
LVDS数据输入对，端口B.
LVDS数据输入对，端口B.
牧师PRA |第12页73
