恩智浦半导体
ADC1613D系列
ADC1613D系列; JESD204A串行接口
如果单端没有设置相应SE_SEL实施后，未使用的引脚
应连接通过电容器接地。
13.3.3时钟输入分频器
该ADC1613D包含一个输入时钟分频器，由一个因素划分输入时钟
2 （当位CLKDIV = 1 ;见
表20）。
该功能允许用户提供更高
时钟频率，具有更好的抖动性能，从而更好的SNR结果一次
获取已执行。
13.3.4占空比稳定器
占空比稳定剂可以通过提高ADC的整体性能
补偿所述输入时钟信号的占空比。当占空比稳定器处于活动状态
（位DCS_EN = 1;见
表20） ，
该电路可以处理之间的占空比信号
30 ％和70％ （典型值） 。当占空比稳定器被禁用（ DCS_EN = 0 ）时，
输入时钟信号应具有介于45 ％和55 ％的占空比。
表12 。
0
1
占空比稳定器
描述
占空比稳定器禁用
占空比稳定启用
DCS_enable SPI
13.4数字输出
13.4.1串行输出等效电路
该JESD204A标准指定的情况下连接接收机和的
发送器在直流耦合，两者都需要由相同的电源提供。
VDDD
50
Ω
CMLPA / CLMPB
100
Ω
接收器
CMLNA / CLMNB
+
12毫安到26毫安
AGND
005aaa082
图19. CML输出连接在直流耦合接收器
输出应被终止时100
Ω
（典型值）已达到在接收端
SIDE 。
ADC1613D_SER_2
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2010保留所有权利。
初步数据表
版本02 - 2010年4月23日
22 43
