恩智浦半导体
ADC1613D系列
ADC1613D系列; JESD204A串行接口
VDDD
50
Ω
CMLPA / CMLPB
10 nF的
CMLNA / CMLNB
10 nF的
100
Ω
接收器
+
12毫安到26毫安
005aaa083
图20. CML输出连接到AC耦合接收器
13.5 JESD204A串行
13.5.1数字格式JESD204A
放置在ADC内核后，该块用于实现的所有功能
JESD204A标准。这确保信号的完整性，并保证时钟和数据
恢复在接收器侧。
该块是高度参数，并且可以在根据各种方式来配置
的采样频率和所用线的数量。
M转换器
L通道巷
从铬N位
0
+
CS位控制
F个字节
TX传输层
FRAME
TO
八位字节
SCRAMBLER
校准
性格
发电机
8-bit/
10-bit
SER
LANE0
同步？
TX控制器
从铬N位
M1
+
CS位控制
样品传输到
道流图
F个字节
FRAME
TO
八位字节
SCRAMBLER
校准
性格
发电机
8-bit/
10-bit
SER
LANE1
N' = N + CS
每帧周期S个样本
CF ：控制位的位置
高清：帧边界断裂
填充尾巴位（ TT ）
LX （ F）个字节
L个八位位组
005aaa084
MX （ N'xS ）位
在JESD204A串行图21.总体概述
ADC1613D_SER_2
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2010保留所有权利。
初步数据表
版本02 - 2010年4月23日
23 43
