M32C / 87群（ M32C / 87 ， M32C / 87A ， M32C / 87B ）
5.电气特性
VCC1 = VCC2 = 3.3 V
时序要求
（ VCC1 = VCC2 = 3.0 3.6 V ， VSS = 0 V ，范围Topr = -20 85°C ，除非另有说明）
表5.51
符号
tac1(RD-DB)
tac1(AD-DB)
tac2(RD-DB)
tac2(AD-DB)
TSU （ DB- BCLK ）
TSU （ RDY - BCLK ）
内存扩展模式和微处理器模式
参数
数据输入访问时间（ RD标准）
数据输入访问时间（ AD标准， CS标）
数据输入的访问时间（RD标准，与访问的空间时
多路公交车）
数据输入的访问时间（公元标准，与访问的空间时
多路公交车）
数据输入建立时间
RDY输入建立时间
数据输入保持时间
RDY输入保持时间
HOLD输入保持时间
HLDA输出延迟时间
30
40
60
0
0
0
25
标准
分钟。
马克斯。
（注1 ）
（注1 ）
（注1 ）
（注1 ）
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
TSU （ HOLD - BCLK ）
HOLD输入建立时间
日（ RD -DB ）
日（ BCLK - RDY ）
日（ BCLK - HOLD ）
TD （ BCLK - HLDA ）
注意：
1.值，这取决于BCLK的频率和外部总线周期，可以从以下获得
方程式。插入等待状态或降低操作频率f （BCLK ） ，如果计算出的值是负的。
TAC1 （ RD - DB ） =
10
9
× m
F（ BCLK ） ×2
10
9
× n
F（ BCLK ）
10
9
× m
F（ BCLK ） ×2
10
9
× p
F（ BCLK ） ×2
- 35 [ NS ] （如果外部总线周期是
φ
+ b
φ
时，m = （ B× 2） + 1）个
TAC1 （ AD- DB ） =
- 35 [ NS ] （如果外部总线周期是
φ
+ b
φ
中，n =一+ b）的
- 35 [ NS ] （如果外部总线周期是
φ
+ b
φ
时，m = （ B× 2 ） - 1）
TAC2 （ RD - DB ） =
TAC2 （ AD- DB ） =
- 35 [ NS ] （如果外部总线周期是
φ
+ b
φ
，p值= { （A + B - 1） × 2} + 1）个
REJ03B0127-0151 Rev.1.51 2008年7月31日
分页： 85 77
