DS80C400网络微控制器
MOVX特性（非复用地址/数据总线） （注1 ）
(V
CC3
= 3.0V至3.6V ，V
CC1
= + 1.8V ±10 ％ ，T
A
= -40 ° C至+ 85°C ）。
参数
输入指令后浮
PSEN
PSEN
高数据地址，端口4 CE，
端口5 PCE有效
RD
脉冲宽度（或P3.7
PSEN ）
WR
脉冲宽度（ P3.6 ）
RD
（或P3.7
PSEN ）
低到有效数据中
数据保持后
RD
（或P3.7
PSEN ）
高
数据浮动后
RD
（或P3.7
PSEN ）
高
符号
民
最大
2t
CLCL
- 5
3t
CLCL
- 5
11t
CLCL
- 5
t
CHCl 3
- 3
2t
CLCL
- 5
（ 4乘C
ST
) t
CLCL
- 3
2t
CLCL
- 5
（ 4乘C
ST
)t
CLCL
- 3
2t
CLCL
- 17
（ 4乘C
ST
)t
CLCL
- 17
-2
t
CLCL
- 5
2t
CLCL
- 5
6t
CLCL
- 5
2t
CLCL
- 3
3t
CLCL
- 3
11t
CLCL
- 3
2t
CLCL
- 3
3t
CLCL
- 3
11t
CLCL
- 3
3t
CLCL
- 19
（ 4乘C
ST
+ 2)t
CLCL
- 19
（ 4乘C
ST
+ 10)t
CLCL
-
19
3t
CLCL
+ t
CLCH
- 19
（ 4乘C
ST
+ 2)t
CLCL
+
t
CLCH
- 19
（ 4乘C
ST
+ 10)t
CLCL
+
t
CLCH
- 19
t
CLCL
- 5
2t
CLCL
- 5
10t
CLCL
- 5
t
CLCL
+ t
CLCH
- 5
2t
CLCL
+ t
CLCH
- 5
10t
CLCL
+ t
CLCH
- 5
0
t
CLCL
- 4
2
CLCL
- 7
6t
CLCL
- 7
t
CHCl 3
- 5
t
CLCL
+ t
CHCl 3
- 5
5t
CLCL
+ t
CHCl 3
-5
单位
STRETCH
值
C
ST
（ MD2 ： 0 ）
C
ST
= 0
1 C
ST
3
4
C
ST
7
t
PXIZ
t
PHAV
t
RLRH
t
WLWH
t
RLDV
t
RHDX
t
RHDZ
ns
ns
ns
ns
ns
ns
ns
C
ST
=0
1
C
ST
7
C
ST
=0
1
C
ST
7
C
ST
= 0
1
C
ST
7
C
ST
= 0
1 C
ST
3
4
C
ST
7
C
ST
= 0
1 C
ST
3
4
C
ST
7
C
ST
= 0
1 C
ST
3
4
C
ST
7
C
ST
= 0
1 C
ST
3
4
C
ST
7
C
ST
= 0
1 C
ST
3
4
C
ST
7
PSEN
高
WR
低
t
PHWL
ns
PSEN
高（ RD或
PSEN ）
低
t
PHRL
ns
港口7位地址的有效数据
t
AVDV1
ns
端口2 ， 4 ， 6地址，端口4 CE或5口
PCE有效数据中
t
AVDV2
ns
港口7位地址（ RD或
PSEN ）
or
WR
低
端口2 ， 4 ， 6地址，端口4 CE或5口
PCE为（ RD或
PSEN ）
or
WR
低
数据有效到
WR
过渡
数据保持后
WR
高
（ RD或
PSEN ）
or
WR
高端口4 CE
或港口5 PCE高
t
AVWL1
ns
t
AVWL2
t
QVWX
t
WHQX
ns
ns
ns
t
CHCl 3
+ 13
t
CLCL
+ t
CHCl 3
+12
5t
CLCL
+ t
CHCl 3
+12
C
ST
= 0
1
C
ST
3
4
C
ST
7
C
ST
= 0
1
C
ST
3
4
C
ST
7
C
ST
= 0
1
C
ST
3
4
C
ST
7
C
ST
= 0
1
C
ST
3
4
C
ST
7
t
WHCEH
ns
注1 ：
规格为-40 ° C的设计，而不是生产测试保证。
注2 ：
所有参数均适用于商用和工业温度操作，除非另有说明。
注3 ：
CST是因为由CKCON寄存器的MD2 ， MD1和MD0位决定了延长周期值。吨
CLCL
, t
CLCH
, t
CHCl 3
在时间段
与内部系统时钟相关，并且相关的外部时钟。见
系统时钟的时间周期
表。
注4 ：
特点与80pF的负载电容，除了P0口的所有信号，端口2 ， ALE ，
PSEN
,
RD
和
WR
100pF电容。以下
信号，当配置为内存接口，还有一个特点100pF电容负载：端口4 （
CE0-3
， A16 - A19 ） ，港口5.4-5.7
(
PCE0-3
） ，港口6.0-6.5 （
CE4-7
， A20 ， A2 ） ，端口7 （解复用模式A0 - A7 ） 。
注5 ：
在时序图的引用的XTAL或CLK信号是用于帮助确定事件的相对发生，而不是为determing
相对于外部时钟的绝对信号定时。
14 97
