位置：首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第169页 > S71WS512NE0BAEZZ2 > S71WS512NE0BAEZZ2 PDF资料 > S71WS512NE0BAEZZ2 PDF资料1第122页
P L I M I N A R
时序图（续）
异步写时序＃ 3-2 （ WE＃ / ＃ LB / UB ＃字节写入控制）
t
WC
地址
CE#1
低
t
WR
WE＃
t
AS
磅＃
t
AS
UB ＃
t
DS
DQ0-7
（输入）
有效的数据输入
DQ8-15
（输入）
t
DH
t
BW
t
BW
t
WR
地址有效
t
WC
地址有效
t
DS
t
DH
有效的数据输入
注意：
该时序图假定CE2 = H ， ADV ＃ = L和OE ＃ = H 。
异步写时序＃ 3-3 （ WE＃ / ＃ LB / UB ＃字节写入控制）
t
WC
地址
CE#1
低
地址有效
t
WC
地址有效
WE＃
t
AS
磅＃
t
AS
UB ＃
t
DS
DQ0-7
（输入）
有效的数据输入
DQ8-15
（输入）
t
DS
t
DH
t
DH
t
BW
t
BR
t
BW
t
BR
有效的数据输入
注意：
该时序图假定CE2 = H ， ADV ＃ = L和OE ＃ = H 。
122
128MB PSRAM
2004年S71WS512NE0BFWZZ_00_A1 6月28日，
