PE97022
产品speci fi cation
强化注册
的增强寄存器位的功能如下所示的所有位活跃的“高” 。
表9.增强寄存器位功能
位功能
位0
第1位
第2位
第3位
4位
第5位
第6位
第7位
保留**
保留**
保留**
掉电
计数器负载
MSEL输出
预分频器的输出
f
p
, f
c
OE
所有功能除了编程接口掉电。
计数器编程中所指示的直接和连续负载
BMODE
和
SMODE输入。
驱动器内部的双模预分频器模数选择（ MSEL ）上后，DOUT输出。
驱动器的原始内部预分频器输出（ fmain ）上后，DOUT输出。
f
p
, f
c
输出禁用。
描述
**项目为0
相位检测器
相位检测器是由上升沿触发
从主计数器（F
p
）和参考
计数器（F
c
） 。它有两个输出端，即PD_ ，
和PD_D 。如果VCO分割导致的划分
在相位或频率（f参考
p
导致F
c
） ， PD_D
脉冲“低” 。如果划分的参考引线的
在相位或频率（f VCO分割
r
导致F
p
),
PD_脉冲“低” 。任一脉冲的宽度是
正比于相之间的偏移量
两个输入信号中，f
p
和f
c
。鉴相器
增益为430毫伏/弧度。
PD_和PD_D被设计来驱动的有源
环路滤波器控制VCO调谐电压。
PD_脉冲导致的增加的VCO
次数PD_D导致在压控振荡器的降低
频率。
锁定检测输出， LD还提供了通过
脚CEXT 。 CEXT是PD_的逻辑“与非”和
PD_D波形，其通过一系列的驱动
2K欧姆的电阻。连接CEXT到外部
并联电容器提供了整合。也CEXT
驱动一个内部反相比较器的输入
有一个开漏输出。因此LD是一个“与”
功能PD_和PD_D的。参见图4为
原理图该电路的。
2007-2008 Peregrine半导体公司保留所有权利。
第12页14
文档编号70-0235-04
│
的UltraCMOS RFIC 解决方案
