PE97022
产品speci fi cation
图7.并行接口模式时序图
t
DSU
t
DHLD
D
[
7 : 0
]
t
PW
t
无缝线路
t
WRC
M1_WR
M2_WR
A_WR
E_WR
t
PW
Hop_WR
图8.串行接口模式时序图
SDATA
E_WR
t
EC
t
CE
SCLK
S_WR
t
DSU
t
DHLD
t
CLKH
t
CLKL
t
无缝线路
t
PW
t
WRC
文档编号70-0235-04
│
www.psemi.com
2007-2008 Peregrine半导体公司保留所有权利。
第11页14
