R

＆ LT ;

B

L

XC1700E ， XC1700EL和XC1700L

系列配置PROM

产品speci fi cation

DS027 （ V3.5 ） 2008年6月25日

8

特点

一次性可编程（OTP）的只读存储器

用来存储赛灵思的配置比特流

FPGA的

简单的界面，在FPGA ;只需要一个用户

I / O引脚

级联存储较长或多个比特流

可编程复位极性（高有效或

低）与不同的FPGA解决方案的兼容性

XC17128E / EL ， XC17256E / EL ， XC1701和XC1700L

系列支持快速配置

低功耗CMOS浮栅工艺

XC1700E系列提供5V和3.3V版本

XC1700L系列在3.3V仅

可在紧凑的塑料封装： 8引脚SOIC ，8

脚VOIC ， 8引脚PDIP ， 20引脚SOIC ， 20引脚PLCC ， 44-

引脚PLCC和44引脚VQFP

通过领先的程序员编程支持

制造商

利用赛灵思联盟和设计支持

FOUNDATION软件包

保证20年寿命数据保存

无铅（无铅）封装可供选择

描述

在XC1700系列配置PROM中提供了一个

易于使用，具有成本效益的方法，用于存储大量的Xilinx

FPGA配置比特流。看

图1

一

简化框图。

当FPGA在主串模式下，它会产生一个

配置时钟驱动PROM 。一个简短的访问

之后的时钟上升沿时间，数据出现在PROM

数据输出管脚，其连接到FPGA

IN

引脚。该

FPGA中产生的时钟脉冲的适当数量

完成配置。配置完成后，它会禁用

舞会。当FPGA处于从串行模式下， PROM

而FPGA必须同时时钟由一个输入信号。

多个设备可以通过使用总裁被串联

输出以驱动以下设备的CE输入。该

时钟输入，所有的PROM在这个数据输出

链是相互关联的。所有设备都兼容，

可级联与家庭中的其他成员。

对器件编程，无论是赛灵思联盟或

基础软件编译FPGA设计文件转换成

标准六角格式，然后将其转移到最

商业PROM编程器。

X -参考目标 - 图1

VCC

VPP

GND

复位/

OE

or

OE /

RESET

CE

首席执行官

CLK

地址计数器

TC

EPROM

CELL

矩阵

产量

OE

数据

DS027_01_021500

图1：

简化框图（不显示编程电路）

1998-2008 Xilinx公司XILINX ， Xilinx标，的Virtex ，斯巴达， ISE和其他指定的品牌包括在本文中是赛灵思在美国商标和

其他国家。所有其他商标均为其各自所有者的财产。

DS027 （ V3.5 ） 2008年6月25日

产品speci fi cation

www.xilinx.com

1