VSR CODEC与DRAM控制
3
MX812的初步信息
针
11
功能
音频输出：
模拟输出的音频处理器“播放”输入时的振动时效编解码器
配置为解码器。当配置为主动解码器，但没有播放页面命令
(62
H
）激活时， VSR编解码器将发挥出了“ 101010 ........ 10的空闲模式
s
“ 。如果未配置为
一个解码器，或powersaved处理（模式寄存器） ，这个输出将在V举行
BIAS
通过内部500kΩ的
电阻器。在这个引脚的输出是未经过滤;外部语音频带滤波器 - 例如，其中包括上
在MX816 /八百三十六分之八百二十六音频处理器 - 是必需的。由于此输出是围绕V中心
DD
/2 a
耦合电容是必需的。
E
BIAS
:
编码器的直流内部均衡电路线。该引脚应去耦至V
SS
by
电容C
4
（参见图2） 。
记
这在“编码”模式（模式寄存器DE和PS都为“0” ）的
编解码器，驱动该引脚，以近似V
DD
/ 2通过一个非常高的阻抗;它可以采取多
一秒钟电子
BIAS
当电源第一次应用到该设备的电压稳定。更快的启动
可以通过设置位DE或PS来实现，以“1”为在上电期间250MS （约） 。这将导致
电子
BIAS
销被连接到V
BIAS
通过大约100kΩ的电阻。
音频输入：
模拟输入的VSR编解码器在编码模式。当不配置为
编码器或powersaved处理（模式寄存器） ，该输入将在V举行
BIAS
经由内部500kΩ的电阻器。
该引脚应通过一个电容耦合，见图2。作为该输入不包含内部
音频滤波器，音频到该引脚通过一个外部音频滤波器限制到3400Hz的“语音频带”
- 如包括在MX816 / 836分之826音频处理器。
V
SS
:
在“模拟”接地连接。见教
GND
说明。
A0:
A1:
A2:
A3:
A4:
A5:
A6:
A7:
A8:
A9:
A10 / R2 ：
双功能输出引脚的内存大小（ MS ）位（模式寄存器）中选择，
详述于下表中：
MS位
“0”
“1”
DRAM的
1Mbits'
4Mbit
连接到
DRAM 2号RAS
DRAM A10
此输出
RAS2
A10信号
从MX812 DRAM地址线输出。
这些引脚应连接到相应的地址
相关的DRAM的输入。
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
RAS ：
从VSR编解码器的输出应当被连接到的“行地址选通”销
所述的4Mbit或DRAM第一1Mbit的DRAM中，参见图4中，实施例的DRAM的连接。
D
GND
:
数字信号地连接到编解码器VSR 。二者兼有d
GND
和V
SS
引脚应
连接到直流的负极侧电源。然而，印刷电路板应该是
制定了这样
GND
被尽可能接近地连接到DRAM部的接地引脚。
V
DD
:
正电源轨。一个单一的，稳定的+ 5伏的电源是必需的。在水平和电压
VSR编解码器取决于该电源。该引脚应去耦至V
SS
通过电容C
5
,
靠近MX812引脚。
27
28
1997 MX COM公司
www.mxcom.com长焦： 800 638-5577 910 744-5050传真： 910 744-5054
文档。 ＃ 20480076.003
4800 Bethania站前路，温斯顿 - 塞勒姆，NC 27105-1201 USA
所有商标与服务标记均为其各自公司持有。
