VSR CODEC与DRAM控制
2
MX812的初步信息
描述
的MX812是半双工的VSR编解码器，这
当连接到音频处理微电路
（如MX816 ， 826或836） ，提供了存储
和恢复的语音频带音频连接动态
内存。加入这个装置的将增强
通信系统提供蜂窝无线电
与接听功能， “消息，记事本”和
一般公告cababilities 。
该MX812将使：
发送的语音消息的存储
（重放）在稍后的时间。
收到的讲话时，消息的存储
运营商不参加。
存储和语音的后续重播。
所有的VSR操作功能是由一个控制
简单的串行
μprocessor
这可能操作界面
从无线自身
μProcessor /控制器。
从音频中的“存储”输出输入的音频
处理器通过增量调制数字化，并存储
通过DRAM控制器，在附带的内存。
音频重放，从指定的回收
存储单元和解调后取得
可用于供应到音频的“播放”输入
处理器。用于与其他音频系统中使用时，输入/
输出的音频可以被连接到在相关点
电路。
该MX812没有片上输入或输出音频
过滤;这种能力，因此必须以提供
主机系统。采样率和内存容量
是可选择的，以32KB的/ s或63KB / s和1×的4Mbit或2个
1Mbit的分别，它在结合使用时
允许的音频质量和储存时间的控制。
这种低功耗CMOS器件采用28引脚
塑料SOIC和28引脚CERDIP封装。
针
1
功能
CAS ：
此输出应连接到所有DRAM的“列地址选通”输入引脚（S ）
设备安装。
WE ：
此输出应连接到安装的所有DRAM器件的“写使能”输入引脚（S ） 。
D:
数字（语音）数据移入和移出VSR编解码器。该引脚应连接到“数据
在“与”数据输出“引脚的DRAM设备的（ ”D“和” Q“表示） 。
XTAL ：
标称4.0MHz时钟输入到振动时效编解码器。施加到该装置中的信号可以是
从附加音频处理器芯片上的Xtal振荡器电路衍生（参见图2和图3）。
记
该VSR编解码器将能够起作用并保持正确的DRAM的刷新，具有的Xtal输入
频率下降到的2.0MHz 。 COMPAND和本地解码器的时间常数也会随之改变
和最小的“C - BUS ”计时（图6和图7 ）将不得不增加按比例。
中断请求（IRQ） ：
这从MX812的输出中断请求“线或能”使
其他外设的中断输出被commoned并连接到的中断输入
μprocessor
（见C- BUS接口和系统应用文件） 。该输入具有低
阻抗下拉到V
SS
当激活时，和一个高阻抗时无效。
串行时钟：
在C- BUS串行时钟输入。这个时钟由所生成的
μ控制器，
用于
传送命令和数据的定时和从VSR编解码器。见时序图。
命令数据：
从输入C- BUS串行（命令）数据
μ控制器。
数据被加载到
该器件采用8位字节MSB （ B7 ）第一， LSB （ B0 ）最后，同步串行时钟。
片选（CS ） ：
在C- BUS数据传输控制功能。此输入由提供
μ控制器。
传输序列被启动，完成或由该信号中止。见时机
图。
回复内容：
在C总线的串行数据输出到
μ控制器。
的答复字节的传输是
的片选输入端的控制下同步于串行时钟。这是一个三态输出
被保持在一个高阻抗时，不将数据发送到
μ控制器。
V
BIAS
:
内部模拟电路偏置线的输出端，在V内部持有
DD
/ 2 。该引脚应
去耦V
SS
通过电容C
2
（参见图2） 。
2
3
4
5
6
7
8
9
10
1997 MX COM公司
www.mxcom.com长焦： 800 638-5577 910 744-5050传真： 910 744-5054
文档。 ＃ 20480076.003
4800 Bethania站前路，温斯顿 - 塞勒姆，NC 27105-1201 USA
所有商标与服务标记均为其各自公司持有。
