07Feb95 @ 09 ： 05H中间版本
SAE 81C90 / 91
位流处理器（ BSP ）
位流处理器控制整个协议中，帧类型和区分
检测帧错误。
错误管理逻辑（ EML ）
错误管理逻辑接收来自BSP的错误消息，并反过来，发回
有关错误状态的BSP和CIL信息。
位时序逻辑（ BTL ）
的位定时逻辑确定的各个位的定时和同步的比特的边缘
流式传输的CAN总线上。
收发器的控制逻辑（ TCL ）
收发信机，控制逻辑由可编程的输出驱动器，输入比较器与输入
多路复用器。
时钟发生器（ CG ）
时钟发生器包括一个振荡器和一个可编程分频器。该振荡器可以喂
从外部石英晶体，陶瓷谐振器或外部时钟源。允许的
晶体频率为1至20MHz ，并且所述外部时钟可以是0和20MHz之间。一
可编程频率，取决于晶体时钟，可与CLKOUT引脚，如为
主机控制器的时钟。
CPU接口逻辑（ CLL ）
CPU的接口逻辑控制的主机通过并行或串行接口，解释接
该命令输出的状态和中断信息。
传输检查
CAN协议保证了非常高的完整性上传输总线上的数据。片上
从存储在平行于该串行比特流中的数据路径不是由协议的保护。对
消除在这一点上的任何可能的不确定性因素太多，在SFCAN电路采用了和Transmit
检查单位。本机通过正常接收来自总线的路径重新读取发送的消息
接口，并与写入由主机控制器的消息存储器中的数据进行比较。
如果检测到的数据的任何不一致，当前消息将通过误差被无效
框架。
发送校验错误计数器TCEC然后加1。如果计数器达到4错误
中断（位TCI在INT寄存器）被产生，其前提是这并没有被屏蔽（比特ETCI
在IMSK寄存器）。此计数也会产生总线关闭状态。
该TCEC被设置为0的复位后，可以读取和写入也用于测试目的在任何时间。
注意：
发送检查是西门子完全CAN芯片的一个附加特征，而不是部
的CAN协议。
半导体集团
9
