位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第1124页 > PCA9541BS/02 > PCA9541BS/02 PDF资料 > PCA9541BS/02 PDF资料1第21页
恩智浦半导体
PCA9541
2比1的余
2
C总线主调节器具有中断逻辑和复位
9.3系统CON组fi guration
一个设备产生的消息是“发射器” ，一个接收器是“接收器” 。该
装置，其控制该消息是“主”和由控制装置
主人是'奴隶' （见
图11）。
SDA
SCL
主
发射器/
接收器
SLAVE
接收器
SLAVE
发射器/
接收器
主
发射机
主
发射器/
接收器
I
2
C总线
多路复用器
SLAVE
002aaa966
图11.系统CON组fi guration
9.4确认
数据的字节数传输的开始和停止条件之间的距离
发射机到接收机的限制。每个8位字节后面跟着一个
应答位。应答位是把总线上发送一个高电平，
而主机产生一个额外的应答时钟脉冲。
这是写给必须产生一个从接收器接收一个应答信号
每个字节。另外一个主机必须产生一个字节的接收一个应答信号
已同步输出从机发送的。应答器件具有
下拉在应答时钟脉冲SDA线，使SDA线稳定
在应答时钟脉冲的高电平期间低;建立和保持
时间必须加以考虑。
一个主接收机必须通过不产生数据结束信号给发送器
承认对已同步输出从机的最后一个字节。在这种情况下，该
发送器必须保持数据线为高电平，使主机产生STOP
条件。
数据输出
由发射器
无应答
数据输出
通过接收器
应答
SCL从主
S
开始
条件
1
2
8
时钟脉冲
承认
002aaa987
9
图12.确认在我
2
C总线
PCA9541_6
NXP B.V. 2008保留所有权利。
产品数据表
牧师06 - 2008年9月11日
21 43
