QL82SD器件数据手册版本C
LVDS SERDES的外部信号
表39 ： LVDS SERDES的外部信号
信号名称
CH0P ， CH0N
CH1P ， CH1N
CH2P ， CH2N
CH 3 P ， CH3N
CH4P ， CH4N
CH5P ， CH5N
CH6P ， CH6N
CH7P ， CH7N
CLKAP ， CLKAN
CLKBP ， CLKBN
描述
LVDS信号对数据通道0
LVDS信号对用于数据通道1
LVDS信号对数据通道2
LVDS信号对数据信道3
LVDS信号对数据通道4
LVDS信号对数据通道5
LVDS信号对数据信道6
LVDS信号对数据通道7
LVDS信号对信道时钟一
LVDS信号对信道时钟B
LVDS SERDES内部信号（数据通道0到7 ）
表40 ： LVDS SERDES内部信号（数据通道0到7 ）
信号名称
Ch0_rst
Ch0_oe
Ch0_en
通道0的复位信号
通道0输出使能（ 1 =发送， 0 =接收）
通道0使能（降低功耗，当设置为0 ）
描述
Ch0_mode [ 3 ： 0 ]通道0 MODE引脚。看到SERDES数据通道功能描述
Ch0_txd [9：0 ]
Ch0_txclk
Ch0_sync
Ch0_rxd [9：0 ]
Ch0_rxclk
Ch0_lock
Ch0_pre_emp
通道0的并行传输数据总线
通道0的发送/参考时钟
通道0的同步控制。当低，一个同步模式上所产生的
CH0_DATA销时使用，以提供一种高速锁定机构
嵌入式时钟模式。当高的，它会在ChX_txd发送数据。
通道0接收并行数据总线
通道0的接收时钟
通道0锁定指示器，以指示当在SERDES被锁定到串行
比特流中，在使用嵌入式时钟模式。
通道0的预加重的信号。当高， LVDS发射器提升动力
在信号跳变电流。
注意：
所有Ch0的信号，重复上述的CH1- Ch7的。八SERDES数据通道0到7
是相同的。
48
www.quicklogic.com
初步
2002 QuickLogic公司
