位置：首页 > IC型号导航 > 首字符Q型号页 > 首字符Q的型号第11页 > QL82SD-PQ208 > QL82SD-PQ208 PDF资料 > QL82SD-PQ208 PDF资料1第20页
QL82SD器件数据手册版本C
t
RCP
Pad_Clkx_p / N
t
RXD
t
RXD
t
RXD
t
RXD
[1]最大
[1]分
[ 0 ]最大
[0]分
t
SCP
注意：
吨RXD [ N-1 ]表示
物理位置频闪
WRT Pad_ClkX_p / N ，而
Pad_ChX_p / N位[N ]指
以逻辑位位置
WRT CHX
_
RXD [ 7：0] 。
serialclock
（内部）
Pad_
Chx_p / N
吨SCD
频闪
[第3位] [第2位] [第1位] [ 0位] [第7位] [第6位] [第5位] [第4位]
RXDS
吨RXDH
t
Chx_ [7 ：0]的
RXD
CHX RXCLK
_
吨DD
t
RXPD
图26 ：通道链接模式解串器接收（使用8:1模式为例）
Ch0_txd [0]
t
ASD
Pad_Ch0_p/n
ClkA_txclk
t
ASC
Pad_ClkA_p / N
图27 ： 1 ： 1模式异步等级转换模式解串器的延迟
SERDES的误码率
下表显示在TA = 25的SERDES误码率
°
C和
PLLVcc = 2.5伏，除非另有规定。
表18：串行器/解串器的误码率
模式
10:1
8:1
7:1
4:1
20
www.quicklogic.com
误码率
< 1× 10
-12
< 1× 10
-12
< 1× 10
-12
< 1× 10
-12
初步
2002 QuickLogic公司
