仲裁方案
所有活动的总线主控仲裁的总线使用同一个循环仲裁机制
固定的优先级。仲裁优先级的各种活性总线主控器之间旋转。
总线仲裁器试图通过混插不充分利用CSI总线带宽
冲突的事务，如下面讨论的。
同时交易
在CSI总线仲裁器可以在提供相同的总线周期安排两笔交易
即θ
#
两个总线请求，只有一个转移到一个内存映射位置。有
只有一个地址总线。
#
在上述两个传输请求是在相反的方向。换句话说，一个必须是一个读
转让，另外一个写传输。有独立的读写总线。
表13示出了承载在CSI总线和该CSI的部分通信的类型
总线中的每个事务类型的使用。上述条件允许的应用的领域
ETY同步交易。例如，CPU可以写入到一个存储器位置
而一个DMA通道承认的读请求，并从一个CSL系收集数据
装置。
表13. CSI总线事务处理类型。
CSI总线
交易类型
地址读数据
CPU读周期（在CSI -到本地总线
-
-
桥）
CPU写周期（在当地对CSI总线
-
桥）
DMA应答读周期（读取数据
-
从设备到DMA FIFO）的
DMA应答写周期（从写
DMA FIFO器件）
DMA寻址读周期（从MEM-阅读
-
-
储器以DMA FIFO）
DMA寻址写周期（写的DMA
-
FIFO存储器）
-
-
JTAG读周期
-
JTAG写周期
边带信号
所有的CSI接口插座上的信号被设计成独立的处理器。
CSL的逻辑功能使用该接口设计的可重新使用的将来Triscend的CON-
figurable系统级芯片系列。
注意：
写数据
-
-
-
-
该SysRstN边带信号为低电平有效。所有其他的边带信号的主动 -
高。
调制解调器控制信号的边带， DTR ， RTS ， CTS ， DSR ， DCD和RI连接
要么UART_0或UART_1 ，但不能同时进行。选择所配置
通过UART的受控
MODEM_EN_BIT 。
然而，有些信号是特定的处理器。该信号被称为"sideband"信号。
为A7S家族的边带信号示于
表14 。
TCH305-0001-002
29
如有变更，
