位置：首页 > IC型号导航 > 首字符H型号页 > 首字符H的型号第753页 > HB54A5129F1-10B > HB54A5129F1-10B PDF资料 > HB54A5129F1-10B PDF资料1第1页
数据表
注册512MB DDR SDRAM DIMM
HB54A5129F1-B75B/10B
（ 64M字
×
72位，1个等级）
描述
该HB54A5129F1是64M
×
72
×
1级双数据
速率（DDR） SDRAM模块，安装18件
256Mbits DDR SDRAM封装在TSOP封装， 1
片的锁相环时钟驱动器， 2个寄存器驱动
和1个串行EEPROM （ 2K位EEPROM ），用于
存在检测（ PD ） 。读取和写入操作
在CK和/ CK的交叉点处执行。
这个高速数据传输是通过2位来实现
预取流水线架构。数据选通（ DQS ）
既用于读操作，写操作可用于高速和
可靠的数据总线设计。通过设置扩展模式
寄存器中，芯片上的延迟锁定环（DLL），可以是
设置启用或禁用。该产品的轮廓
184针插座式封装（双导出来） 。
因此，它使高密度安装可能
没有表面贴装技术。它提供了常见的
数据输入和输出。去耦电容
安装在所述模块基板的每个的TSOP旁边。
特点
184针插座式封装（双引出来）
概要： 133.35毫米（长）
×
43.18 （高）
×
4.00毫米（厚度）
引线间距： 1.27毫米
2.5V电源（ VCC / VCCQ ）
所有的输入和输出SSTL - 2接口
时钟频率： 133MHz的/ 125MHz的（最大）
数据输入和输出都与DQS同步
4银行可以同时运行，
独立地（组成）
突发读/写操作
可编程的突发长度： 2，4， 8
突发读取停止功能
可编程的突发序列
顺序
交错
开始寻址能力
奇数和偶数
可编程/ CAS延迟（CL） ： 3,3.5
8192刷新周期： 7.8μs （ 8192 / 64毫秒）
刷新2变化
自动刷新
自刷新
EO
一号文件E0090H60 （6.0版）
发布日期2003年4月（K ）日本
网址： http://www.elpida.com
L
本产品成为了EOL于2004年5月。
Elpida
内存方面，公司。 2001-2003
Hitachi ，
有限公司2000
尔必达内存公司是NEC公司与日立公司合资的DRAM公司
od
Pr
t
uc
