信号说明
R
2.1
主机接口信号
注意：
除非另有说明，在此界面中所有信号的电压电平是依赖于终端
电压的主机总线（ VTT ）的。
信号名称
HADS ＃
TYPE
I / O
GTL +
HBNR ＃
I / O
GTL +
HBPRI ＃
O
GTL +
描述
地址选通：
处理器总线所有者确认HADS ＃指示
第一个请求相位的两个周期。在（G ） MCH可以断言这个信号
窥探周期和中断的消息。
阻止下一个请求：
这个信号被用于阻止当前请求总线
业主自发出新的请求。这个信号被用于动态地控制
处理器总线流水线深度。
优先代理总线请求：
在（G ） MCH是在唯一的优先代理
处理器总线。它发出这个信号，以获得该地址的拥有权
总线。这个信号的优先级高于对称总线的请求和将导致
电流对称所有者停止发放，除非新的交易
HLOCK ＃信号被断言。
总线请求0 ：
在（ G） MCH拉处理器的总线HBREQ0 ＃信号
低中HCPURST ＃ 。处理器样品上的有效用于─这个信号
的HCPURST ＃无效过渡。的最小设置时间该信号是
4 HCLKs 。最小保持时间是2个时钟和最大保持时间是
20 HCLKs 。 HBREQ0 ＃应在保持时间的要求为三态
已SATIS网络版。
CPU复位：
该HCPURST ＃引脚是从（ G） MCH的输出。该
（ G） MCH断言HCPURST ＃而RSTIN ＃断言和
大约经过RSTIN ＃ 1毫秒撤除。该HCPURST ＃允许
该处理器在一个已知的状态开始执行。
需要注意的是英特尔ICH6必须提供的处理器频率选择带设定
建立和保持各地HCPURST ＃倍。这需要严格同步
（ G） MCH HCPURST ＃去断言和英特尔ICH6驱动之间
肩带。
HDBSY ＃
I / O
GTL +
HDEFER ＃
O
GTL +
HDINV [3：0 ]＃
I / O
GTL +
数据总线忙：
这个信号被用于通过数据总线所有者持有的数据
总线，用于传输需要多于一个周期。
推迟：
信号的（ G） MCH将目前终止交易
被窃听有任何延迟的响应或重试的反应。
HBREQ0#
I / O
GTL +
HCPURST ＃
O
GTL +
动态总线反转：
信号：随着HD [ 0 63 ]驱动。指示
如果相关联的信号被倒相了。 HDINV [3：0 ]＃被认定，这样
该范围内的电驱动低数据位（低电压）的数
对应的16位组不超过8 。
HDINVx ＃
HDINV3#
HDINV2#
HDINV1#
HDINV0#
数据位
HD [ 63:48 ]
HD [ 47:32 ]
HD [ 31:16 ]
HD [ 15：0]
数据表
35
