位置：首页 > IC型号导航 > 首字符7型号页 > 首字符7的型号第3页 > 79RV4640-100DU > 79RV4640-100DU PDF资料 > 79RV4640-100DU PDF资料1第11页
IDT79RC4640
引脚说明
下面是接口的列表，中断和杂销可在RC4640 。带星号结尾的引脚名称（ * ）标识销
时是低电平有效。
针
名字
TYPE
描述
系统总线接口
ExtRqst *
发行*
RdRdy *
WrRdy *
ValidIn *
输入
产量
输入
输入
输入
外部请求
系统接口需要的信号提交外部请求。
发布界面
该处理器被释放系统接口从机状态信号
阅读就绪
信号，一个外部代理现在可以接受一个处理器读取。
写就绪
信号，一个外部代理现在可以接受一个处理器写入请求。
有效输入
信号，一个外部代理现在驾驶的SysAD总线上的一个有效的地址或数据和一个有效的命令或数据标识符的
SysCmd总线。
有效的输出
信号处理器正在推动的SysAD总线上的一个有效的地址或数据和一个有效的命令或数据标识符的
SysCmd总线。
系统地址/数据总线
一个32位地址和数据总线，用于在处理器和外部代理之间的通信。
系统地址/数据总线复
一个4 - bit总线包含奇偶校验位时数据总线周期的SysAD总线。
系统命令/数据总线标识符
一个9位总线，用于在处理器和外部代理之间的命令和数据的标识符的传输。
保留的系统命令/数据标识符总线奇偶
对于RC4640此信号未使用的输入和输出为零。
ValidOut *
产量
的SysAD （ 31 ： 0 ）
SysADC （3 ：0）
SysCmd （8 ：0）
SysCmdP
输入/输出
输入/输出
输入/输出
输入/输出
时钟/控制接口
MasterClock
输入
主时钟
用作系统接口的参考时钟的主时钟输入。所有的输出定时是相对于该输入时钟。流水线操作
频率是通过在引导期间初始化所选择的系数乘以这个时钟起来而得。
安静的VCC为PLL
安静的V
CC
为内部锁相环。
安静的VSS为PLL
安静的V
SS
为内部锁相环。
V
CC
P
V
SS
P
输入
输入
中断接口
为int * （ 5 ： 0 ）
NMI *
输入
输入
打断
六个通用处理器的中断，位OR倒是有位5 ： 0的中断寄存器。
不可屏蔽中断
不可屏蔽中断，或运算与中断寄存器的第6位。
初始化界面
V
CCO
k
输入
VCC是OK
当断言，这个信号表明该电源一直高于最低的Vcc超过100 millisec-的RC4640
哔声和将保持稳定。 V的主张
CCO
启动的启动时间模式控制串行数据流的读取。
11 23
2008年12月5日
